特許
J-GLOBAL ID：200903091565038215

プロセスばらつき判定回路及びプロセスばらつき判定システム

発明者：
中野 嘉人

中野 嘉人 について

, 
高田 和久

高田 和久 について


出願人/特許権者：
東芝エー・ブイ・イー株式会社

東芝エー・ブイ・イー株式会社 について

, 
株式会社東芝

株式会社東芝 について


代理人 (1件)： 三好 秀和 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-312386
公開番号（公開出願番号）：特開平11-145237
出願日： 1997年11月13日
公開日（公表日）： 1999年05月28日
要約：
【要約】【課題】 LSIのチップ単位で、プロセスばらつきを容易且つ迅速に自動判定すること。【解決手段】 基準電圧生成回路のタップT1〜T5からVDDを抵抗分割した基準電圧が被測定トランジスタTR1〜TR5のゲートに印加される。これにより、TR1〜TR5のプロセス管理幅が各トランジスタのゲート電圧より高いか、又は低いか、或いはその範囲に入っているかにより、TR1〜TR5がオン又はオフし、これをNANDゲートND0〜ND5が判定し、それを“1”、“0”の2値信号で端子A0〜A5に出力する。TR6、7もMOSキャパシタの有無で、オン又はオフするため、これをNANDゲートND6、7が判定し、その結果を2値信号で端子A6、A7に出力する。上記回路をLSIチップに搭載することにより、端子A0〜A7より、チップ単位のプロセスばらつきを示したデジタル判定信号が自動的に得られる。
請求項（抜粋）：
半導体チップの製造時のプロセスばらつきを前記半導体チップ上に形成されている半導体素子の特性を測定して判定するプロセスばらつき判定回路において、被測定用の各種半導体素子と、前記被測定用の各種半導体素子に基準電圧を供給する基準電圧生成回路と、この基準電圧生成回路及び前記各種半導体素子に安定な電力を供給する電源安定化回路と、前記基準電圧生成回路から基準電圧が前記各種半導体素子の制御端子に供給された時、前記各種半導体素子のオンオフ状態を個別に判定し、その結果をデジタルの判定信号として出力する判定論理回路とを備え、前記各種半導体素子及び前記各回路を前記半導体チップ上に形成することを特徴とするプロセスばらつき判定回路。
IPC (4件)：
H01L 21/66 ,  H01L 21/02 ,  H01L 27/04 ,  H01L 21/822
FI (3件)：
H01L 21/66 Y ,  H01L 21/02 Z ,  H01L 27/04 T
引用特許：
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM