特許

J-GLOBAL ID：200903091573919778

半導体装置およびその製造方法

発明者： 水島 一郎 ,  永野 元
出願人/特許権者： 株式会社東芝
代理人 (8件)： 鈴江 武彦 ,  河野 哲 ,  中村 誠 ,  蔵田 昌俊 ,  峰 隆司 ,  福原 淑弘 ,  村松 貞男 ,  橋本 良郎
公報種別：公開公報
出願番号（国際出願番号）：特願2005-031936
公開番号（公開出願番号）：特開2006-222144
出願日： 2005年02月08日
公開日（公表日）： 2006年08月24日
要約：

【課題】歪みシリコン領域を有するMOSトランジスタの高性能化を図る半導体装置およびその製造方法を提供すること。【解決手段】半導体基板(11)上にGe濃度が濃度勾配を有する第1のSiGe層(12)を形成する工程と、前記第1のSiGe層上に歪み緩和させた第2のSiGe層(13)を形成する工程と、前記第2のSiGe層と前記第1のSiGe層の少なくとも一部とに溝(22)を形成する工程と、前記溝が形成された後、溝を埋め込む工程よりも前に全体を熱処理する工程と、を有する。【選択図】図3

請求項（抜粋）：

半導体基板上にGe濃度が濃度勾配を有する第1のSiGe層を形成する工程と、 前記第1のSiGe層上に歪み緩和させた第2のSiGe層を形成する工程と、 前記第2のSiGe層と前記第1のSiGe層の少なくとも一部とに溝を形成する工程と、 前記溝が形成された後、溝を埋め込む工程よりも前に全体を熱処理する工程と、 を有することを特徴とする半導体装置の製造方法。

IPC (2件)：

H01L 21/20 ,  H01L 29/78

FI (2件)：

H01L21/20 ,  H01L29/78 301B

Fターム (16件)：

5F052JA01 ,  5F052KA01 ,  5F052KA05 ,  5F140AA19 ,  5F140AA24 ,  5F140AC28 ,  5F140BA01 ,  5F140BA05 ,  5F140BA16 ,  5F140BA17 ,  5F140BB18 ,  5F140BC12 ,  5F140BC17 ,  5F140BG08 ,  5F140CB04 ,  5F140CE07

引用特許：

出願人引用 (1件)

• 半導体基板の製造方法
  公報種別：公開公報   出願番号：特願2002-359955   出願人：シャープ株式会社