半導体基板の製造方法

発明者： , , , ,
出願人/特許権者：
代理人 (1件)：山本秀策 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-359955
公開番号（公開出願番号）：特開2003-229361
出願日： 2002年12月11日
公開日（公表日）： 2003年08月15日
要約：

【要約】【課題】 3000Åを超える厚さを有する著しく歪み緩和されたSiGe膜を有する半導体基板を形成する。【解決手段】比較的高いゲルマニウム濃度および比較的低い貫通転位密度を有するSiGe層を形成する方法は、シリコン基板を提供する工程と、SiGeの層を約100nm〜500nmの厚さに堆積する工程であって、SiGe層のゲルマニウム濃度が原子比で20%よりも高い工程と、約1・1016cm-2〜5・1016cm-2のドーズで、約20keV〜45keVのエネルギで、H+イオンをSiGe層に注入する工程と、SiGe層をフォトレジストでパターニングする工程と、得られた構造体をプラズマエッチングして、領域の周囲にトレンチを形成する工程と、フォトレジストを除去する工程と、不活性雰囲気中で、約650°C〜950°Cの温度で、約30秒〜30分間、基板およびSiGe層を熱アニーリングして、SiGe層を緩和する工程とを含む。

請求項（抜粋）：

比較的高いゲルマニウム濃度および比較的低い貫通転位密度を有するSiGe層を形成する方法を包含する半導体基板の製造方法であって、シリコン基板を準備する工程と、該シリコン基板上に、Ge濃度が原子比率で20%よりも高いSiGe層を、約100nm〜500nmの厚さに堆積する工程と、約1・1016cm-2〜5・1016cm-2のドーズ量、約20keV〜45keVのエネルギで、H+イオンを該SiGe層に注入する工程と、該SiGe層をフォトレジストでパターニングする工程と、パターニングされたSiGe層をプラズマエッチングして、一辺の寸法が4μ以下の領域の周囲にトレンチを形成する工程と、該フォトレジストを除去する工程と、不活性雰囲気中で、約650°C〜950°Cの温度で、約30秒〜30分間、該シリコン基板および該SiGe層を熱アニーリングして、該SiGe層の歪みを緩和する工程とを含む、半導体基板の製造方法。

IPC (4件)：

H01L 21/20 , H01L 21/265 , H01L 21/76 , H01L 29/161

FI (4件)：

H01L 21/20 , H01L 29/161 , H01L 21/265 Q , H01L 21/76 L

Fターム (11件)：

5F032AA35 , 5F032DA23 , 5F032DA43 , 5F032DA74 , 5F052AA11 , 5F052CA01 , 5F052DA03 , 5F052FA19 , 5F052HA01 , 5F052HA06 , 5F052JA01

引用特許：

審査官引用 (2件)

V-溝を利用した異種接合構造の薄膜製造方法
公報種別：公開公報出願番号：特願平6-284909 出願人：財団法人韓国電子通信研究所
半導体基板と電界効果型トランジスタ並びにSiGe層の形成方法及びこれを用いた歪みSi層の形成方法と電界効果型トランジスタの製造方法
公報種別：公開公報出願番号：特願2001-165691 出願人：三菱マテリアルシリコン株式会社, 三菱マテリアル株式会社

引用文献：

審査官引用 (2件)

Strain relaxation mechanism for hydrogen-implanted Si1-xGex/Si(100) heterostructures
Substrate engineering by hydrogen or helium implantation for epitaxial growth of lattice mismatched

前のページに戻る