特許
J-GLOBAL ID：200903091636721698
半導体メモリの検査方法および装置
発明者：
出願人/特許権者：
代理人 (1件)：
西教 圭一郎
公報種別：公開公報
出願番号（国際出願番号）：特願平9-048255
公開番号（公開出願番号）：特開平10-247396
出願日： 1997年03月03日
公開日（公表日）： 1998年09月14日
要約：
【要約】【課題】 簡単な構成で効率的な半導体メモリの検査を可能にする。【解決手段】 Xレジスタ30A,30B,30CおよびYレジスタ31A,31B,31Cに設定されたアドレスデータがマルチプレクサ34A,34Bによって選択され、ドライバ41AからDUTに与えられる。DUTからの出力は、比較判定回路43でDレジスタ33A,33B,33Cに設定されている期待値データとSTROBE信号のタイミングで比較され、不一致ならFAIL信号がコントローラ44に入力される。
請求項（抜粋）：
検査対象となる半導体メモリに、アドレスの設定と、予め設定されるパターンを有するデータの印加による動作状態の検査とを、繰返して行うことを特徴とする半導体メモリの検査方法。
IPC (2件)：
G11C 29/00 651
, G01R 31/28
G11C 29/00 651 Z
, G01R 31/28 B
