特許

J-GLOBAL ID：200903091649863033

クロックツリーシンセシス方法及び装置

発明者： 元岡 俊美
出願人/特許権者： 日本電気アイシーマイコンシステム株式会社
代理人 (1件)： 加藤 朝道
公報種別：公開公報
出願番号（国際出願番号）：特願平11-113138
公開番号（公開出願番号）：特開2000-305965
出願日： 1999年04月21日
公開日（公表日）： 2000年11月02日
要約：

【要約】【課題】ソフトマクロ内部のF/Fに供給されるクロックラインを共通化し、LSIチップ内部に実装されるソフトマクロが保有する固有のスキュースペックを満足させるCTS方法の提供。【解決手段】回路接続情報に従ってチップ内にチップCTSバッファを均等配置するととも各回路ブロックの配置及び配線を行い、配線処理データに基づきソフトマクロの外形情報を算出し、該ソフトマクロ外形情報を用いてチップ上に配線された配線データとソフトマクロ内部に配置されているチップCTSバッファとの削除を行い、ソフトマクロ内に、予め用意されたソフトマクロ専用CTSバッファの中から前ソフトマクロスキュー仕様に対応させて選択されたソフトマクロ専用CTSバッファを配置し、ソフトマクロ内の専用CTSバッファの配置が完了した後に、チップ内のCTSバッファの再配置処理を行い、その際、チップCTSバッファと前記ソフトマクロのクロックラインの接続はソフトマクロ仮想クロック端子を用いて行う。

請求項（抜粋）：

半導体集積回路の自動配置配線装置において、入力された回路接続情報に従ってチップ内のクロックラインに遅延均等用バッファをCTS(クロックツリーシンセシス)法で均等配置するとともに回路ブロックの配置及び配線を行なう手段と、前記配置・配線処理結果データに基づき、ソフトマクロの外形情報を算出し、前記ソフトマクロの外形情報に基づき、前記チップ上に配線された配線と前記ソフトマクロ内部に配置されている前記遅延均等用バッファとを削除する手段と、前記ソフトマクロの外形情報を用いて、前記ソフトマクロ内に、予め用意されているソフトマクロ専用の遅延均等用バッファの中から前記ソフトマクロスキュー仕様に対応させて選択された遅延均等用バッファをCTS法に従って均等配置する手段と、前記チップ内の前記ソフトマクロ以外の領域に遅延均等用バッファをCTS法に従って再配置する手段と、を備えたことを特徴とする自動配置配線装置。

IPC (2件)：

G06F 17/50 ,  H01L 21/82

FI (5件)：

G06F 15/60 658 K ,  G06F 15/60 656 D ,  G06F 15/60 658 U ,  H01L 21/82 B ,  H01L 21/82 C

Fターム (18件)：

5B046AA08 ,  5B046BA03 ,  5B046BA05 ,  5F064AA04 ,  5F064BB19 ,  5F064BB26 ,  5F064DD02 ,  5F064DD04 ,  5F064DD10 ,  5F064DD14 ,  5F064DD25 ,  5F064EE02 ,  5F064EE03 ,  5F064EE05 ,  5F064EE47 ,  5F064EE54 ,  5F064HH06 ,  5F064HH11

引用特許：

審査官引用 (2件)

• 信号自動分配方式
  公報種別：公開公報   出願番号：特願平4-207656   出願人：日本電気株式会社
• 信号分配方式
  公報種別：公開公報   出願番号：特願平3-272609   出願人：日本電気株式会社