特許
J-GLOBAL ID:200903091695790970

半導体集積回路

発明者:
出願人/特許権者:
代理人 (1件): ▲柳▼川 信
公報種別:公開公報
出願番号(国際出願番号):特願平5-112207
公開番号(公開出願番号):特開平6-303046
出願日: 1993年04月14日
公開日(公表日): 1994年10月28日
要約:
【要約】【目的】 回路の構成部品数を削減する。【構成】 3段接続されたFETQ1〜Q3を含む負帰還増幅回路において、抵抗RF1〜RF3によりFETQ1〜Q3の各段の出力を自段の入力に夫々帰還する。それと共に、抵抗RF1〜RF3並びに抵抗R7及びR10によりFETQ1〜Q3の夫々に対してバイアス電源を供給する。帰還回路となる抵抗RF1〜RF3と電源供給回路となる抵抗RF1〜RF3並びに抵抗R7及びR10の一部とが共通であるため、回路の構成部品数が削減できる。
請求項(抜粋):
N段(Nは2以上の整数)接続された増幅素子と、このN段接続された増幅素子の各段の出力を自段の入力に夫々帰還する帰還回路と、前記増幅素子の夫々に対してバイアス電源を供給する電源供給回路とを含んでなる半導体集積回路であって、前記帰還回路と前記電源供給回路の一部とが共通であることを特徴とする半導体集積回路。
引用特許:
審査官引用 (5件)
全件表示

前のページに戻る