特許

J-GLOBAL ID：200903091898627714

半導体装置およびそのテスト方式

発明者： 高木 亮一
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 田澤 博昭 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-212491
公開番号（公開出願番号）：特開2003-028928
出願日： 2001年07月12日
公開日（公表日）： 2003年01月29日
要約：

【要約】【課題】 高性能なATEまたはLSIテスタを使用せずに、半導体装置の高速I/Oインタフェースのファンクション、タイミングを測定する手法が必要であるといった課題があった。【解決手段】 出力部に設けられテストデータを生成するテストデータ生成器と、チップ内部を経由するテストデータを期待値データとするためにその時間差を調整する遅延回路と、入力部に設けられチップ外部を伝搬してきたテストデータと期待値データとを比較・検証する比較器とを備え、テストデータ生成器が接続する出力ピンと比較器が接続する入力ピンとを接続する外部配線を備えた半導体装置のテスト方式を提供する。

請求項（抜粋）：

テストデータを生成するテストデータ生成手段と、チップ内部を経由する上記テストデータを期待値データとするためにその時間差を調整するデータ調整手段と、入力部に設けられチップ外部を伝搬してきた上記テストデータと上記期待値データとを比較・検証する比較手段とを備えた半導体装置。

IPC (3件)：

G01R 31/28 ,  H01L 21/822 ,  H01L 27/04

FI (2件)：

G01R 31/28 V ,  H01L 27/04 T

Fターム (14件)：

2G132AC03 ,  2G132AG01 ,  2G132AK21 ,  5F038CD05 ,  5F038CD06 ,  5F038CD08 ,  5F038CD09 ,  5F038DF01 ,  5F038DT04 ,  5F038DT05 ,  5F038DT06 ,  5F038DT07 ,  5F038DT16 ,  5F038EZ20

引用特許：

審査官引用 (2件)

• 特開平3-265214
  
• 半導体装置
  公報種別：公開公報   出願番号：特願平8-329429   出願人：ソニー株式会社