特許
J-GLOBAL ID：200903091995753767
SRAM及びその試験方法
発明者：
出願人/特許権者：
代理人 (1件)：
高橋 光男
公報種別：公開公報
出願番号（国際出願番号）：特願平6-126766
公開番号（公開出願番号）：特開平7-312097
出願日： 1994年05月17日
公開日（公表日）： 1995年11月28日
要約：
【要約】【目的】 微小なリーク電流の有無が検出できるSRAM及びその試験方法を提供する。【構成】 TFT負荷型SRAMにおいて、電源ラインVddとメモリセル10のTFT16、18との間に、テスト時にオフできる半導体スイッチ34を挿入する。スイッチ34をオンとしてデータを書き込み、スイッチ34をオフとして一定時間経過後に更にスイッチ34をオンとする。その後、データを読み出して、書込みデータが反転しているメモリセル10を不良と判定する。書込みデータが「1」及び「0」の夫々について行なう。また、スイッチ34をオフとしたまま、データを書き込んで一定時間経過後にそのデータを読み出し、データの読出しが不可能なメモリセルを不良と判定することも出来る。特に生産初期の製品に利用すると利点が大きい。
請求項（抜粋）：
Pチャネル型薄膜トランジスタを夫々負荷素子とする一対の駆動トランジスタを有するメモリセルを備えるSRAMにおいて、電源ラインと薄膜トランジスタとの間にスイッチを挿入し、該スイッチを外部からオン・オフ可能としたことを特徴とするSRAM。
IPC (5件)：
G11C 29/00 303
, G11C 11/413
, H01L 21/8244
, H01L 27/11
, H01L 29/786
G11C 11/34 341 D
, H01L 27/10 381
, H01L 29/78 311 C
