特許

J-GLOBAL ID：200903091998037744

入出力キャッシュメモリ及びその制御方法

発明者： 藤▲崎▼ 俊彦
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-293615
公開番号（公開出願番号）：特開2000-122968
出願日： 1998年10月15日
公開日（公表日）： 2000年04月28日
要約：

【要約】【課題】 ある入出力装置が入出力キャッシュメモリの何れのウェイを使用するかを明示的に指示することにより、入出力装置間の干渉を防止する。【解決手段】 タグ部121とバリッドビット部122とデータ部123とからなる各ウェイ120に対応して、固定割付レジスタ150を設け、この固定割付レジスタにおいて対応するウェイに固定的に割り付ける入出力装置を設定することにより、他の入出力装置に係るデータによるリプレースが発生しないように制御する。

請求項（抜粋）：

ウェイを単位として、特定の入出力装置に係るデータのみを保持することを特徴とする入出力キャッシュメモリ。

IPC (2件)：

G06F 13/38 310 ,  G06F 12/08

FI (3件)：

G06F 13/38 310 C ,  G06F 12/08 X ,  G06F 12/08 W

Fターム (11件)：

5B005JJ11 ,  5B005KK12 ,  5B005KK15 ,  5B005KK16 ,  5B005MM01 ,  5B005NN11 ,  5B005NN42 ,  5B005NN43 ,  5B005UU41 ,  5B077BA02 ,  5B077DD22

引用特許：

審査官引用 (3件)

• 特開平4-182846
  
• 情報処理装置
  公報種別：公開公報   出願番号：特願平4-240230   出願人：日本電気株式会社
• 特開平4-182846