NOR型フラッシュメモリ

発明者：
出願人/特許権者：
代理人 (1件)：土屋勝
公報種別：公開公報
出願番号（国際出願番号）：特願平5-160161
公開番号（公開出願番号）：特開平6-350095
出願日： 1993年06月04日
公開日（公表日）： 1994年12月22日
要約：

【要約】【目的】メモリセル面積を増加させることなくスプリットゲート構造にして、チップ面積を増大させることなく低電圧化を実現できる様にする。【構成】トレンチ36内のタングステンポリサイド膜37の側壁部のSiO2膜14bを底面部のSiO2 膜14aよりも厚くして、側壁部にエンハンスメントゲート部32を形成する。タングステンポリサイド膜37上はSiO2 膜41で埋め、コンタクト孔24と開口44とをタングステンポリサイド膜37上にも位置させる。このため、非スプリットゲート構造に比べてメモリセル面積が増加しないのみならず、逆に縮小することができる。

請求項（抜粋）：

メモリセル用のトランジスタのゲートの底面部と側壁部とにゲート絶縁膜が形成されており、前記側壁部における前記ゲート絶縁膜はキャリアの注入及び引抜が行われない膜厚を有しており、前記側壁部は閾値電圧が前記メモリセルからのデータの読出電圧以下のエンハンスメント型であるNOR型フラッシュメモリ。

IPC (2件)：

H01L 29/788 , H01L 29/792

引用特許：

審査官引用 (4件)

特開昭53-070682
特開昭62-081766
特開平4-167472

全件表示

前のページに戻る