特許
J-GLOBAL ID:200903092157809480
半導体デバイスの製造方法ならびに装置
発明者:
,
,
出願人/特許権者:
代理人 (1件):
作田 康夫
公報種別:公開公報
出願番号(国際出願番号):特願2000-283776
公開番号(公開出願番号):特開2002-093689
出願日: 2000年09月13日
公開日(公表日): 2002年03月29日
要約:
【要約】【課題】従来、露光工程における合わせずれは、露光エリア端に設けられた合わせ測定用マークで検出されてきた。しかし、半導体の微細化が進み、レンズ収差・歪みおよびレチクル描画誤差による露光エリア内回路部と合わせ測定用マークの相対的位置ずれが誤差として無視できない値となってきた。このため、露光エリア内回路部での合わせずれ計測が必須となる。【解決手段】積層された微細な回路パターンを2波長で像検出し、各波長での像の位相差と合わせずれの関係から合わせずれを算出するようにして、レンズ収差、歪み、レチクル描画誤差の影響を含んだ露光エリア内回路部の合わせずれが直接計測できるので、歩留まりに影響する合わせずれが検出でき、露光装置の適切な補正・改善を電気テスト前の早期の段階で行うことができるようにした。
請求項(抜粋):
半導体デバイスの製造方法であって、基板上に第1のパターンを形成するステップと、前記第1のパターン上に第2のパターンを形成するステップと、前記第1のパターンと前記第2のパターンとを形成した前記基板に第1の波長の照明光を照射して第1の像を検出するステップと、前記第1のパターンと前記第2のパターンとを形成した前記基板に前記第1の波長とは異なる第2の波長の照明光を照射して第2の像を検出するステップと、前記第1の像と前記第2の像の相対位置ずれを算出するステップと、予め求めておいた前記第1の像と前記第2の像の相対位置ずれと前記第1のパターンに対する前記第2のパターンの位置ずれの対応関係を用いて前記第1の像と前記第2の像の相対位置ずれの前記算出した結果から前記第1のパターンに対する前記第2のパターンの位置ずれ量を算出するステップと、前記位置ずれ量を次回に前記第2のパターンを形成する露光装置に補正値としてフィードバックするステップと、を有することを特徴とする半導体デバイスの製造方法。
IPC (2件):
FI (5件):
G03F 9/00 H
, H01L 21/30 525 M
, H01L 21/30 502 V
, H01L 21/30 514 E
, H01L 21/30 525 W
Fターム (8件):
5F046AA18
, 5F046CC01
, 5F046CC03
, 5F046CC15
, 5F046DB05
, 5F046FA06
, 5F046FC04
, 5F046FC05
引用特許:
前のページに戻る