特許

J-GLOBAL ID：200903092168868569

半導体装置およびその製造方法

発明者： 小保内 文昭
出願人/特許権者： 株式会社トーキン
公報種別：公開公報
出願番号（国際出願番号）：特願平11-120109
公開番号（公開出願番号）：特開2000-312009
出願日： 1999年04月27日
公開日（公表日）： 2000年11月07日
要約：

【要約】【課題】 オン抵抗を下げると共に、耐圧特性も改善した半導体装置およびその製造方法を提供する。【解決手段】 一導電型の高不純物濃度シリコン基板1の上に、該シリコン基板よりも不純物濃度を低くした第1のシリコンエピタキシャル成長層2が形成され、前記第1のシリコンエピタキシャル成長層2の上に、さらに不純物濃度を低くした第2のエピタキシャル成長層9が形成されていて、前記第2のシリコンエピタキシャル成長層9内に、ソース層8とゲート層6を形成した半導体装置とする。

請求項（抜粋）：

一導電型のシリコン基板の表面に、該シリコン基板と同一導電型の第1のシリコンエピタキシャル成長層と第2のシリコンエピタキシャル成長層が形成された半導体装置において、前記一導電型のシリコン基板は、高不純物濃度シリコン基板であって、該シリコン基板よりも不純物濃度を低くした第1のシリコンエピタキシャル成長層が形成され、前記第1のシリコンエピタキシャル成長層の上に、さらに不純物濃度を低くした第2のエピタキシャル成長層が形成されていて、第2のシリコンエピタキシャル成長層内に、ソース層とゲート層を形成したことを特徴とする半導体装置。

IPC (2件)：

H01L 29/80 ,  H01L 29/78

FI (2件)：

H01L 29/80 S ,  H01L 29/78 654 C

Fターム (9件)：

5F102FA01 ,  5F102FB01 ,  5F102GB04 ,  5F102GC08 ,  5F102GD04 ,  5F102GJ03 ,  5F102HC01 ,  5F102HC07 ,  5F102HC15

引用特許：

審査官引用 (3件)

• 特開昭55-118678
  
• 特開昭54-012274
  
• 静電誘導トランジスタおよびその製造方法
  公報種別：公開公報   出願番号：特願平7-145177   出願人：財団法人半導体研究振興会