特許
J-GLOBAL ID：200903092207429136

強誘電体メモリ

発明者：
阿部 和秀

阿部 和秀 について

, 
梁瀬 直子

梁瀬 直子 について

, 
川久保 隆

川久保 隆 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 外川 英明
公報種別：公開公報
出願番号（国際出願番号）：特願平10-188844
公開番号（公開出願番号）：特開2000-022091
出願日： 1998年07月03日
公開日（公表日）： 2000年01月21日
要約：
【要約】【課題】 非対称ヒステリシス曲線をもつ強誘電体薄膜を使用した場合において、読み出し電圧の極性が、動作上どのような影響があるかを明らかにし、読み出し手段を改良する。【解決手段】ヘテロエピタキシャル成長させた強誘電体薄膜に残留分極として書き込まれたデジタル情報を、上部電極に負の電圧をかけることによって読み出すことを特徴とし、これにより、読み出し時間の高速化、誤動作の防止、長時間保持後の信号レベルの劣化の低減などの効果を得ることができる。
請求項（抜粋）：
基板と、この基板上に形成された下部電極と、この下部電極上に形成され結晶歪みが導入された強誘電体薄膜と、この強誘電体薄膜上に形成された上部電極とを備えた強誘電体薄膜キャパシタを有し、前記上部電極に負の電圧を印加することにより、前記強誘電体薄膜キャパシタに記憶されている情報を読み出すことを特徴とする強誘電体メモリ。
IPC (8件)：
H01L 27/10 451 ,  G11C 11/22 ,  H01G 4/33 ,  H01L 27/108 ,  H01L 21/8242 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792
FI (5件)：
H01L 27/10 451 ,  G11C 11/22 ,  H01G 4/06 102 ,  H01L 27/10 651 ,  H01L 29/78 371
Fターム (21件)：
5E082AB03 ,  5E082BB10 ,  5E082BC40 ,  5E082DD11 ,  5E082EE05 ,  5E082EE27 ,  5E082EE37 ,  5E082EE47 ,  5E082FG03 ,  5E082FG26 ,  5E082FG42 ,  5E082KK01 ,  5E082MM09 ,  5E082MM23 ,  5E082MM24 ,  5F001AA17 ,  5F001AD12 ,  5F001AE02 ,  5F001AE03 ,  5F083FR02 ,  5F083JA14
引用特許：
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM