半導体装置の製造方法

発明者： , ,
出願人/特許権者：
代理人 (1件)：稲岡耕作 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-197182
公開番号（公開出願番号）：特開2001-023987
出願日： 1999年07月12日
公開日（公表日）： 2001年01月26日
要約：

【要約】【課題】配線間ショートなどの不良を発生するおそれがない半導体装置の製造方法を提供すること。【解決手段】表面保護膜12上に、配線パターンに応じたバリアメタル層14が形成された後、その表面にサイドウォール用膜16が成膜される。その後、サイドウォール用膜16がエッチバックされて、バリアメタル層14の周囲にサイドウォール16Aが形成される。次いで、パラジウムを酸に溶かしてなる溶液中に半導体基板11が浸漬されることにより、バリアメタル層14の露出した表面にパラジウム層17が形成される。そして、銅の成長を抑制するための成長抑制剤を含むめっき液を用いた銅の無電解めっきが行われることにより、パラジウム層17が形成されたバリアメタル層14上に銅が選択的に析出させられ、銅配線13がバリアメタル層14上に隆起した状態に形成される。

請求項（抜粋）：

半導体基板上の絶縁膜の表面に無電解めっきにより銅配線を形成して半導体装置を製造するための方法であって、上記絶縁膜の表面に配線パターンに対応したバリアメタル層を選択的に形成する工程と、このバリアメタル層の表面に、無電解めっきにおける銅析出反応の触媒となる材料からなる触媒層を形成する工程と、この触媒層の形成後に、上記バリアメタル層のエッジ部分における銅の成長を抑制するための成長抑制剤が添加されためっき液を用いた無電解めっきを行うことにより、上記バリアメタル層の表面に銅配線を形成する工程とを含むことを特徴とする半導体装置の製造方法。

IPC (4件)：

H01L 21/3205 , C23C 18/16 , C23C 18/38 , H01L 21/288

FI (4件)：

H01L 21/88 M , C23C 18/16 B , C23C 18/38 , H01L 21/288 M

Fターム (30件)：

4K022AA02 , 4K022AA42 , 4K022BA08 , 4K022CA06 , 4K022CA08 , 4K022CA19 , 4K022CA20 , 4K022CA21 , 4K022DA01 , 4M104BB04 , 4M104BB30 , 4M104BB32 , 4M104BB33 , 4M104DD47 , 4M104DD53 , 4M104FF18 , 4M104HH20 , 5F033HH11 , 5F033HH32 , 5F033HH33 , 5F033HH34 , 5F033MM05 , 5F033PP15 , 5F033PP28 , 5F033QQ08 , 5F033QQ09 , 5F033QQ31 , 5F033RR04 , 5F033SS11 , 5F033TT08

引用特許：

審査官引用 (6件)

特開平3-244126
特開平4-234126
特開平4-234126

全件表示

前のページに戻る