シリアルアクセスメモリ及びデータ転送方法

発明者： , ,
出願人/特許権者：
代理人 (1件)：鈴木敏明
公報種別：公開公報
出願番号（国際出願番号）：特願平6-238057
公開番号（公開出願番号）：特開平7-182856
出願日： 1994年09月30日
公開日（公表日）： 1995年07月21日
要約：

【要約】【目的】本発明の目的は、占有面積の小さな低コストのシリアルアクセスメモリを提供することである。【構成】本発明のシリアルアクセスメモリは、データを記憶する複数のメモリセルが配置されたメモリセルアレイ(101)と、このメモリセルアレイ(101)に第1のスイッチ回路(115)を介して接続された第1の転送用レジスタ(117)と、第2のスイッチ回路(125)を介してこの第1の転送用レジスタ(117)に接続された第2の転送用レジスタ(127)とを備えたデータ転送部であって、この第1及び第2のスイッチ回路(115、125)がON状態の場合、メモリセルアレイ(101)から第2の転送用レジスタ(127)へ第1の転送用レジスタ(117)を通過してデータを転送し、第1のスイッチ回路(115)がON状態、第2のスイッチ回路(125)がOFF状態の場合、メモリセルアレイ(101)から第1の転送用レジスタ(117)へデータを転送する前記データ転送部を設けたものである。

請求項（抜粋）：

複数のワード線と、前記ワード線に交差するように配置された複数のビット線対と、前記ワード線と前記ビット線対との交点に接続され、各々データを記憶する複数のメモリセルと、前記複数のワード線から所望のワード線を選択するXデコーダ回路と、前記複数のビット線対の各々に接続された複数の第1レジスタと、前記複数のビット線対と前記複数の第1レジスタとの間に接続された複数の第1スイッチ回路であって、第1の制御信号に応答して前記ビット線対間と前記第1レジスタとの間を導通状態にする前記複数の第1スイッチ回路と、前記複数の第1レジスタの各々に接続された複数の第2レジスタと、前記複数の第1レジスタと前記複数の第2レジスタとの間に接続された複数の第2スイッチ回路であって、第2の制御信号に応答して前記第1レジスタと前記第2レジスタとの間を導通状態にする前記複数の第2スイッチ回路と、前記複数の第1レジスタに接続された第1の出力回路と、前記複数の第1レジスタと前記第1の出力回路との間に接続された第1の転送回路であって、第1のカラム信号に応答して前記複数の第1レジスタの中から所望のレジスタを選択し、選択されたレジスタに格納されたデータを前記第1の出力回路に転送する前記第1の転送回路と、前記複数の第2レジスタに接続された第2の出力回路と、前記複数の第1レジスタと前記第1の出力回路との間に接続された第2の転送回路であって、第2のカラム信号に応答して前記複数の第2レジスタの中から所望のレジスタを選択し、選択されたレジスタに格納されたデータを前記第2の出力回路に転送する前記第2の転送回路と、前記第1及び第2の転送回路に前記第1及び第2のカラム信号を与えるYデコーダ回路とを備え、前記第1スイッチ回路がONし、前記第2スイッチ回路がOFFする場合、前記データが前記第1のレジスタへ入力され、前記第1スイッチ回路がONし、前記第2スイッチ回路がONして、前記データが前記第1レジスタを通過して前記第2レジスタへ入力されることを特徴とするシリアルアクセスメモリ。

IPC (2件)：

G11C 11/401 , H04N 5/907

引用特許：

審査官引用 (6件)

特開昭59-011078
特開平1-122094
特開平3-109654

全件表示

前のページに戻る