特許

J-GLOBAL ID：200903092350344494

内容照合(連想)記憶装置に関する改良

発明者： ジャロウィエッキ,イアン,ポール ,  ランカスター,ジョン ,  クリケリス,アナージロス
出願人/特許権者： アスペックス・テクノロジー・リミテッド
代理人 (2件)： 酒井 一 ,  蔵合 正博
公報種別：公表公報
出願番号（国際出願番号）：特願2002-544722
公開番号（公開出願番号）：特表2004-520668
出願日： 2001年11月21日
公開日（公表日）： 2004年07月08日
要約：

SIMD連想並列データコンピュータに使用する複合連想メモリ(つまり内容照合メモリ)が記載される。この複合メモリ(50)は、並列ビットの検索及び書込み動作が可能な構成の連想記憶セル(200)のアレイを有する並列ビット語構成連想メモリ(52)と、直列ビットの検索及び書込み動作は可能であるが、ワード並列ビットの検索及び書込み動作は出来ない構成の連想記憶セル(400)のアレイを有する直列ビット連想メモリ(56)とを備える。直列ビットメモリ(52)は、並列ビットメモリ(52)に作動的に接続され、その拡張部として動作するように構成されている。直列ビットメモリ(56)内ワードへの記憶セル(400)の構成が、並列ビットメモリ(52)内ワードへの記憶セル(200)の構成と直交配列されており、直列ビットメモリ(56)を使って並列ビット連想メモリ(52)を効率的に索引することができる。

請求項（抜粋）：

並列データ処理コンピュータと共に用いる複合連想メモリであって、 並列ビットの検索及び書込み動作が可能な構成の連想記憶セルアレイを有する並列ビット語構成連想メモリと、 直列ビットの検索及び書込み動作は可能であるが、ワード並列ビットの検索及び書込み動作は出来ない構成の記憶セルアレイを有する直列ビット連想メモリを備え、 前記直列ビットメモリは、前記並列ビットメモリに作動的に接続され、その拡張部として動作するように構成されている、複合連想メモリ。

IPC (1件)：

G11C15/04

FI (3件)：

G11C15/04 631D ,  G11C15/04 C ,  G11C15/04 601A

引用特許：

審査官引用 (4件)

• 複数ポート・インターリーブ・キャッシュ
  公報種別：公開公報   出願番号：特願平9-106351   出願人：インターナショナル・ビジネス・マシーンズ・コーポレイション
• 特開昭63-201999
  
• 特開昭63-201999
  
• 特開昭63-201999