特許
J-GLOBAL ID：200903092540615095

半導体装置、半導体集積回路及び半導体装置の製造方法

発明者：
東 晃司

東 晃司 について

, 
羽山 信幸

羽山 信幸 について

, 
後藤 典夫

後藤 典夫 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 藤巻 正憲
公報種別：公開公報
出願番号（国際出願番号）：特願平11-169321
公開番号（公開出願番号）：特開2000-357695
出願日： 1999年06月16日
公開日（公表日）： 2000年12月26日
要約：
【要約】【課題】 サージによるヘテロ接合バイポーラトランジスタの故障を防止することができる半導体装置、半導体集積回路、及び半導体装置の製造方法を提供する。【解決手段】 半導体装置には、ダイオード1及びヘテロ接合バイポーラトランジスタ(HBT)2が設けられている。ダイオード1のアノードはHBT2のエミッタ電極19に接続されており、ダイオード1のカソードはHBT2のコレクタ電極14に接続されている。また、HBT2のエミッタはエミッタ配線24に接続され、ベースはベース配線25に接続され、コレクタはコレクタ配線26に接続されている。
請求項（抜粋）：
ヘテロ接合バイポーラトランジスタと、このヘテロ接合バイポーラトランジスタのコレクタ-エミッタ間に接続されたダイオードと、を有することを特徴とする半導体装置。
IPC (4件)：
H01L 21/331 ,  H01L 29/73 ,  H01L 27/06 ,  H01L 29/205
FI (3件)：
H01L 29/72 ,  H01L 27/06 101 P ,  H01L 29/205
Fターム (18件)：
5F003AP06 ,  5F003BA92 ,  5F003BF06 ,  5F003BG06 ,  5F003BH02 ,  5F003BH05 ,  5F003BH13 ,  5F003BH16 ,  5F003BH93 ,  5F003BJ12 ,  5F003BJ90 ,  5F082AA33 ,  5F082BC01 ,  5F082BC03 ,  5F082BC11 ,  5F082DA02 ,  5F082DA06 ,  5F082GA04
引用特許：
審査官引用 (20件)
  • 特開平3-064929
  • 特開平4-023346
  • 特開平3-119746
全件表示

前のページに戻る

TOP

BOTTOM