特許
J-GLOBAL ID：200903092542561790

半導体装置、半導体装置の製造方法及び半導体実装装置

発明者：
澤田 佳奈子

澤田 佳奈子 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 三好 秀和 (外7名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-295075
公開番号（公開出願番号）：特開2002-110839
出願日： 2000年09月27日
公開日（公表日）： 2002年04月12日
要約：
【要約】【課題】 平坦な実装面に限らず、段差面、曲面等の様々な実装面への実装を可能とした半導体装置、その製造方法及び半導体実装装置を提供する。【解決手段】 半導体装置1は、少なくとも、基体2と、基体2に搭載された半導体素子3とを備えて構築されている。基体2は、第1の領域11と、少なくともフレキシブル性を有する第2の領域12とを備えている。第1の領域11には半導体素子3が搭載され、第2の領域には外部端子22及び25が配設されている。さらに、この半導体装置1には例えばシリコーンゴム系接着層6が配設されている。
請求項（抜粋）：
第1の領域及び少なくともフレキシブル性を有する第2の領域を備えた基体と、前記基体の第1の領域の半導体素子と、前記半導体素子に電気的に接続され、前記基体の第2の領域に配設された外部端子とを備えたことを特徴とする半導体装置。
IPC (8件)：
H01L 23/12 ,  H01L 23/12 501 ,  B42D 15/10 521 ,  G06K 19/077 ,  H01L 25/04 ,  H01L 25/18 ,  H01L 25/065 ,  H01L 25/07
FI (7件)：
H01L 23/12 501 T ,  H01L 23/12 501 P ,  B42D 15/10 521 ,  H01L 23/12 K ,  G06K 19/00 K ,  H01L 25/04 Z ,  H01L 25/08 Z
Fターム (10件)：
2C005MA10 ,  2C005MA15 ,  2C005PA03 ,  2C005RA17 ,  2C005RA23 ,  5B035AA00 ,  5B035BA05 ,  5B035BA07 ,  5B035BB09 ,  5B035CA01
引用特許：
審査官引用 (2件)

前のページに戻る

TOP

BOTTOM