半導体装置の製造方法

発明者： , ,
出願人/特許権者：
代理人 (1件)：高橋敬四郎
公報種別：公開公報
出願番号（国際出願番号）：特願平6-034883
公開番号（公開出願番号）：特開平7-245315
出願日： 1994年03月04日
公開日（公表日）： 1995年09月19日
要約：

【要約】【目的】面方位が(100)以外の、または表面に段差、溝またはリッジ等が形成されたV族元素にAsを含むIII-V族化合物半導体基板を使用した、新たな半導体装置の製造技術を提供する。【構成】 (100)面が表出した平坦面と、(n11)B面(nは1≦nの実数)が表出した斜面とを含む表面を有するIII-V族化合物半導体の段差基板を準備する工程と、前記段差基板の上に、p型不純物とn型不純物を同時にまたは交互にドーピングしつつ、前記斜面に沿う領域でn型、前記平坦面に沿う領域でp型になるようにIII-V族化合物半導体をエピタキシャルに成長するエピタキシャル成長工程とを含む。

請求項（抜粋）：

(n11)A面(nは、1<または≒n<または≒3、の実数)が表出した平坦面を有するIII-V族化合物半導体の基板を準備する工程と、前記基板上にn型層をエピタキシャルに結晶成長する工程と、前記n型層上に、p型不純物として炭素を含むp型層をエピタキシャルに結晶成長する工程と、前記p型層上に、該p型層の禁制帯幅よりも大きい禁制帯幅を有する材料からなる他のn型層をエピタキシャルに結晶成長する工程とを含む半導体装置の製造方法。

IPC (3件)：

H01L 21/331 , H01L 29/73 , H01L 21/203

引用特許：

審査官引用 (6件)

特開平2-079435
特開昭62-265787
特開昭63-056960

全件表示

前のページに戻る