特許
J-GLOBAL ID:200903092610279420
同期整流回路
発明者:
,
出願人/特許権者:
公報種別:公開公報
出願番号(国際出願番号):特願平7-279631
公開番号(公開出願番号):特開平9-098569
出願日: 1995年10月03日
公開日(公表日): 1997年04月08日
要約:
【要約】【目的】 トランスの3次巻線の電圧により、同期整流用NチャネルMOSFETをオン、オフさせる同期整流回路に於いて、同期整流用NチャネルMOSFETの入力容量Cissの充放電による損失を少なくし、電源の効率を高める。【構成】 トランスの3次巻線にダイオ-ドを接続し、同期整流用NチャネルMOSFETのゲ-トに正電圧のみ加える。同期整流用NチャネルMOSFETの入力容量Cissに蓄えられた電荷はトランスの3次巻線の電圧の極性が反転した時、同期整流用NチャネルMOSFETのゲ-ト-ソ-ス間に接続されたPチャネルMOSFETによって引き抜かれる。これにより同期整流用NチャネルMOSFETの入力容量Cissの充放電による損失が最小に抑えられる。
請求項(抜粋):
スイッチング素子をオンオフさせ、変換用トランスの1次巻線を介して交流電圧を取り出す回路において、前記変換用トランスの2次巻線に第一のMOSFETを接続し、前記変換用トランスに設けた3次巻線により前記2次巻線と同期した信号をダイオ-ドを介して前記MOSFETのゲ-ト・ソ-ス間に加えると共に、前記MOSFETのゲ-ト・ソ-ス間に抵抗と第2のMOSFETを直列に接続し、前記2次巻線と同期した信号を前記第二のMOSFETのゲ-ト・ソ-ス間に加えるようにしたことを特徴とする同期整流回路。
IPC (3件):
H02M 3/28
, H02M 3/335
, H02M 7/21
FI (3件):
H02M 3/28 F
, H02M 3/335 B
, H02M 7/21 A
引用特許:
前のページに戻る