特許

J-GLOBAL ID：200903092667946732

半導体記憶装置

発明者： 熊谷 敬
出願人/特許権者： セイコーエプソン株式会社
代理人 (1件)： 鈴木 喜三郎 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-002916
公開番号（公開出願番号）：特開2000-207886
出願日： 1999年01月08日
公開日（公表日）： 2000年07月28日
要約：

【要約】【課題】製造コストが増加せず、チップサイズの縮小が可能な、階層ビット線構造を有する半導体記憶装置を提供すること【解決手段】対をなす分割されたビット線の間に一本の共通ビット線を配置し、分割ビット線対と共通ビット線の間にサブリード回路とサブライト回路を配置する。サブリード回路を介して読み出し動作を、サブライト回路を介して書き込み動作を行う。

請求項（抜粋）：

メモリセルが接続されるビット線対が同一列方向に複数個に分割されたビット線対を備える半導体記憶装置において、前記分割されたビット線対の少なくとも一方のビット線を入力とするサブリード回路と、前記分割されたビット線対に書き込みデータを出力するサブライト回路と、前記サブリード回路の出力及び前記サブライト回路の入力が接続される共通ビット線とを備え、前記共通ビット線は前記分割されたビット線対と同一方向に配置され、前記分割されたビット線一対当たり一本の共通ビット線が配線され、前記共通ビット線には複数の前記サブリード回路及び複数の前記サブライト回路が接続されていることを特徴とする半導体記憶装置。

IPC (7件)：

G11C 11/41 ,  G11C 11/419 ,  H01L 21/8244 ,  H01L 27/11 ,  H01L 27/10 481 ,  H01L 27/108 ,  H01L 21/8242

FI (6件)：

G11C 11/34 345 ,  H01L 27/10 481 ,  G11C 11/34 301 E ,  G11C 11/34 311 ,  H01L 27/10 381 ,  H01L 27/10 681 B

Fターム (17件)：

5B015HH01 ,  5B015HH03 ,  5B015JJ03 ,  5B015JJ21 ,  5B015KA37 ,  5B015KB13 ,  5B015PP02 ,  5F083AD00 ,  5F083BS27 ,  5F083EP00 ,  5F083GA01 ,  5F083GA05 ,  5F083KA06 ,  5F083LA01 ,  5F083LA03 ,  5F083LA12 ,  5F083LA21

引用特許：

審査官引用 (2件)

• 特開平3-001395
  
• 半導体記憶装置
  公報種別：公開公報   出願番号：特願平4-235784   出願人：日本電気アイシーマイコンシステム株式会社