特許
J-GLOBAL ID：200903092761015289
半導体メモリ装置とそれを用いたマイクロコンピュータ
出願人/特許権者：
株式会社日立製作所
株式会社日立製作所 について
代理人 (1件)： 磯村 雅俊
公報種別：公開公報
出願番号（国際出願番号）：特願平7-227626
公開番号（公開出願番号）：特開平9-073792
出願日： 1995年09月05日
公開日（公表日）： 1997年03月18日
要約：
【要約】【目的】 比較動作に要する消費電力の低減化と比較動作の高速化という背反する要求に対し両者を最適な値にすることが可能な半導体メモリ装置を提供する。【構成】 複数のメモリセルMと、該複数のメモリセルに記憶されたnビットの情報と、それに対応するnビットの比較入力情報を比較し、不一致検出と一致検出を出力するn個の1ビット比較回路C1〜Cnから構成される半導体メモリ装置において、m(1≦m≦n)ビット目の比較回路が、mビット目以外の少なくとも一つの1ビット比較回路の比較結果に一致検出が含まれているときに動作するようにする。設定時間までに比較結果が確定できない場合には残りの比較動作を並列化させるハード構成を採用したり、設定時間に比較結果を確定するように設定時間で比較が終わっていない残りのビットの比較を強制的に並列動作させるようにする。
請求項（抜粋）：
情報を記憶する複数のメモリセルと、上記複数のメモリセルに記憶されたnビットの情報と、それに対応するnビットの比較入力情報を比較し、不一致検出出力と一致検出出力を出力するn個の1ビット比較回路とから構成される半導体メモリ装置であって、m(1≦m≦n)ビット目の1ビット比較回路は、mビット目以外の少なくとも一つの1ビット比較回路の比較結果に一致検出が含まれているときに比較動作を開始することを特徴とする半導体メモリ装置。
引用特許：
Copyright (c) 2009 Japan Science and Technology Agency. All Rights Reserved