特許
J-GLOBAL ID：200903092774377392
フレーム同期検出回路
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
高橋 英生
公報種別：公開公報
出願番号（国際出願番号）：特願平9-184641
公開番号（公開出願番号）：特開平11-017652
出願日： 1997年06月26日
公開日（公表日）： 1999年01月22日
要約：
【要約】【課題】 回路規模が小さく、低消費電力のDS-CDMA用フレーム同期検出回路を提供する。【解決手段】 情報シンボルと所定のパターンを有するパイロットシンボルとを有する複数のスロットからなるフレーム構成の信号が受信され、マッチドフィルタ10により逆拡散される。逆拡散された信号は、量子化回路11において正負を表す1ビットのデータに変換され、乗算器13により遅延検波されて遅延回路14〜15に順次格納される。乗算器17〜19において遅延回路14〜16の出力とパイロットシンボルパターンとが乗算され、加算器20からそれらの和が出力される。そのピークを検出することにより、フレーム同期を検出する。また、遅延検波を行わずに逆拡散信号とパイロットシンボルパターンとを直接乗算し、それらの和を判定することによりフレーム同期を検出する。
請求項（抜粋）：
伝送データに周期的にパイロットシンボルを挿入して伝送するスペクトラム拡散通信方式におけるフレーム同期検出回路であって、受信信号を逆拡散するマッチドフィルタと、該マッチドフィルタの出力を量子化する量子化回路と、該量子化回路の出力を遅延検波する遅延検波回路と、該遅延検波回路の出力を順次格納する直列に接続された複数の遅延回路と、該複数の遅延回路の出力と所定のパターンとの一致を検出する一致検出回路とを有することを特徴とするフレーム同期検出回路。
IPC (2件)：
FI (2件)：
H04J 13/00 A
, H04L 7/00 C
