特許
J-GLOBAL ID：200903092795898155
PLL回路
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
玉村 静世
公報種別：公開公報
出願番号（国際出願番号）：特願平6-297908
公開番号（公開出願番号）：特開平8-139598
出願日： 1994年11月07日
公開日（公表日）： 1996年05月31日
要約：
【要約】【目的】 雑音帯域が小さく且つ高速引き込み可能なPLL回路を提供する。【構成】 制御信号に従って発振周波数が制御される局部発振器15、その出力信号と外部入力信号の位相差に従った信号を形成する位相比較回路11、及び位相比較回路の出力に基づき局部発振器の制御信号を形成するロウパスフィルタ14を含んで成るPLL本体回路を主体に、上記外部入力信号に対する周波数引き込み時にPLL本体回路を用いてスイッチ22を経由する第1PLLループを、位相引き込みと定常時にPLL本体回路を用いて第2PLLループを形成し、更に周波数引き込みで得た局部発振器への制御信号を記憶保持し、第2PLLループ動作時の局部発振器の実効自走周波数を設定する状態制御回路2を設ける。
請求項（抜粋）：
制御信号に従って発振周波数が制御され固有の自走周波数を有する局部発振器と、その出力信号と外部入力信号との位相差に従った出力信号を形成する位相比較器と、上記位相比較器の出力に基づいて上記局部発振器の制御信号を形成するロウパスフィルタとを含んで成るPLL本体回路と、上記外部入力信号に対する周波数引き込み時に上記PLL本体回路を用いて第1PLLループを形成し、位相引き込み及び定常時に上記PLL本体回路を用いて第2PLLループを形成し、更に上記周波数引き込みによって得られた局部発振器への制御信号を記憶保持回路で保持して上記第2PLLループの動作時における局部発振器の実効自走周波数を設定する状態制御回路と、を備えて成るものであることを特徴とするPLL回路。
IPC (2件)：
FI (2件)：
H03L 7/10 A
, H03L 7/08 E
