特許

J-GLOBAL ID：200903092816463626

ディジタル部品実装試験装置

発明者： 菅野 幸男
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 宮田 金雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-100985
公開番号（公開出願番号）：特開平11-295389
出願日： 1998年04月13日
公開日（公表日）： 1999年10月29日
要約：

【要約】【課題】 一般の応答結果では正常/異常の判定はしないで、特定の入力パターンの下では少なくとも特定の結果のみが正常である、という限定応答により正常かどうかどうかで結果を判断する簡易な試験装置を得る。【解決手段】 対象ディジタル部品の入力端子群に与えるために論理レベルを時系列で変化させた入力パターンを記憶する印加パターンメモリと、この対象ディジタル部品の入力端子群に与える時系列入力パターンの組み合わせから、現タイミングが判定タイミングであるかどうかを指定するマスクデータ記憶手段と、このマスクデータ記憶手段が判定タイミングであるとしたタイミングで、対象ディジタル部品の出力群から得られる応答結果と、入力パターンに対応する所定の期待値とを比較するテスト結果判定手段とを備えた。

請求項（抜粋）：

対象ディジタル部品の入力端子群に与えるために論理レベルを時系列で変化させた入力パターンを記憶する印加パターンメモリと、上記対象ディジタル部品の入力端子群に与える時系列入力パターンの組み合わせから、現タイミングが判定タイミングであるかどうかを指定するマスクデータ記憶手段と、上記マスクデータ記憶手段が判定タイミングであるとしたタイミングで、上記対象ディジタル部品の出力群から得られる応答結果と、上記入力パターンに対応する所定の期待値とを比較するテスト結果判定手段とを備えたことを特徴とするディジタル部品実装試験装置。

IPC (2件)：

G01R 31/28 ,  G01R 31/3183

FI (2件)：

G01R 31/28 H ,  G01R 31/28 Q

引用特許：

審査官引用 (3件)

• 特開平3-039671
  
• 特開昭55-135762
  
• パターンメモリ装置
  公報種別：公開公報   出願番号：特願平3-259826   出願人：安藤電気株式会社