特許
J-GLOBAL ID:200903092822478473

半導体装置及びその製造方法

発明者:
出願人/特許権者:
代理人 (1件): 野河 信太郎
公報種別:公開公報
出願番号(国際出願番号):特願2000-082355
公開番号(公開出願番号):特開2001-274241
出願日: 2000年03月23日
公開日(公表日): 2001年10月05日
要約:
【要約】【課題】 ポイズンドビア等の問題を抑制した低誘電率絶縁膜を形成することを課題とする。【解決手段】 第1配線層上に形成され、その表面に窒素を含む領域が形成された第1絶縁膜と、第1絶縁膜上に設けられたSOG系材料からなる第2絶縁膜と、第2絶縁膜上に設けられた第3絶縁膜と、第3絶縁膜上に設けられた第2配線層と、第1配線層と第2配線層とを接続するために設けられた第1絶縁膜と、第2絶縁膜及び第3絶縁膜を貫通する接続孔と、接続孔に設けられたプラグとからなることを特徴とする半導体装置により上記の課題を解決する。
請求項(抜粋):
第1配線層上に形成され、その表面に窒素を含む領域が形成された第1絶縁膜と、第1絶縁膜上に設けられたSOG系材料からなる第2絶縁膜と、第2絶縁膜上に設けられた第3絶縁膜と、第3絶縁膜上に設けられた第2配線層と、第1配線層と第2配線層とを接続するために設けられた第1絶縁膜と、第2絶縁膜及び第3絶縁膜を貫通する接続孔と、接続孔に設けられたプラグとからなることを特徴とする半導体装置。
IPC (3件):
H01L 21/768 ,  H01L 21/312 ,  H01L 21/318
FI (4件):
H01L 21/312 N ,  H01L 21/318 M ,  H01L 21/90 A ,  H01L 21/90 Q
Fターム (55件):
5F033HH04 ,  5F033HH08 ,  5F033HH09 ,  5F033HH11 ,  5F033HH18 ,  5F033HH19 ,  5F033HH26 ,  5F033JJ18 ,  5F033JJ19 ,  5F033JJ33 ,  5F033KK04 ,  5F033KK08 ,  5F033KK09 ,  5F033KK11 ,  5F033KK18 ,  5F033KK19 ,  5F033KK26 ,  5F033KK33 ,  5F033KK34 ,  5F033MM05 ,  5F033MM13 ,  5F033PP09 ,  5F033PP15 ,  5F033QQ31 ,  5F033QQ48 ,  5F033QQ90 ,  5F033RR01 ,  5F033RR04 ,  5F033RR09 ,  5F033RR22 ,  5F033SS02 ,  5F033SS04 ,  5F033SS15 ,  5F033SS22 ,  5F033TT01 ,  5F033WW03 ,  5F033XX02 ,  5F033XX09 ,  5F058AD04 ,  5F058AD05 ,  5F058AD06 ,  5F058AD10 ,  5F058AD11 ,  5F058AH02 ,  5F058AH05 ,  5F058BD02 ,  5F058BD04 ,  5F058BD10 ,  5F058BD19 ,  5F058BF02 ,  5F058BF25 ,  5F058BF29 ,  5F058BH16 ,  5F058BJ02 ,  5F058BJ05
引用特許:
審査官引用 (3件)

前のページに戻る