特許

J-GLOBAL ID：200903092873286170

半導体メモリ装置

発明者： 堀 口 文 男 ,  大 澤 隆 ,  山 田 敬 ,  岩 田 佳 久
出願人/特許権者： 株式会社東芝
代理人 (1件)： 吉武 賢次 (外5名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-371802
公開番号（公開出願番号）：特開2002-343886
出願日： 2001年12月05日
公開日（公表日）： 2002年11月29日
要約：

【要約】 (修正有)【課題】単純なトランジスタ構造のメモリセルにより、ダイナミック記憶を可能とした半導体メモリ装置を提供する。【解決手段】半導体メモリ装置の各MISトランジスタを、半導体層12と、半導体層12に形成されたソース領域15と、半導体層12にソース領域15と離れて形成され、ソース領域15とドレイン領域との間の半導体層が、フローティング状態のチャネルボディとなるドレイン領域14と、チャネルボディにチャネルを形成するための第1のゲート13と、チャネルボディの電位を容量結合により制御するための第2のゲート20と、チャネルボディの第2のゲート側に形成され、チャネルボディの不純物濃度よりも高い不純物濃度を有する高濃度領域21とを備えるものとする。

請求項（抜粋）：

メモリセルを構成するための複数のMISトランジスタを有する半導体メモリ装置であって、各MISトランジスタは、半導体層と、前記半導体層に形成されたソース領域と、前記半導体層に前記ソース領域と離れて形成されたドレイン領域であって、前記ソース領域と前記ドレイン領域との間の前記半導体層が、フローティング状態のチャネルボディとなる、ドレイン領域と、前記チャネルボディにチャネルを形成するための第1のゲートと、前記チャネルボディの電位を容量結合により制御するための第2のゲートと、前記チャネルボディの前記第2のゲート側に形成された高濃度領域であって、前記チャネルボディの不純物濃度よりも高い不純物濃度を有する、高濃度領域と、を備え、前記MISトランジスタは、前記チャネルボディを第1の電位に設定した第1データ状態と、前記チャネルボディを第2の電位に設定した第2データ状態とをダイナミックに記憶する、ことを特徴とする半導体メモリ装置。

IPC (5件)：

H01L 21/8242 ,  G11C 11/404 ,  G11C 11/407 ,  H01L 27/108 ,  H01L 29/786

FI (7件)：

H01L 27/10 321 ,  H01L 29/78 613 B ,  H01L 29/78 617 N ,  H01L 29/78 618 F ,  H01L 29/78 617 K ,  G11C 11/34 352 C ,  G11C 11/34 354 D

Fターム (37件)：

5F083AD69 ,  5F083HA02 ,  5F083LA12 ,  5F083LA16 ,  5F110AA30 ,  5F110BB04 ,  5F110BB06 ,  5F110CC02 ,  5F110CC09 ,  5F110DD05 ,  5F110DD13 ,  5F110EE30 ,  5F110GG02 ,  5F110GG12 ,  5F110GG31 ,  5F110HM14 ,  5F110NN02 ,  5M024AA58 ,  5M024BB02 ,  5M024BB35 ,  5M024BB36 ,  5M024BB39 ,  5M024CC20 ,  5M024CC22 ,  5M024CC50 ,  5M024CC70 ,  5M024EE10 ,  5M024HH01 ,  5M024LL04 ,  5M024LL05 ,  5M024LL11 ,  5M024PP01 ,  5M024PP02 ,  5M024PP03 ,  5M024PP04 ,  5M024PP07 ,  5M024PP10

引用特許：

審査官引用 (2件)

• 半導体記憶装置及びその製造方法
  公報種別：公開公報   出願番号：特願平6-193278   出願人：株式会社東芝
• 半導体記憶装置
  公報種別：公開公報   出願番号：特願平7-138610   出願人：日本電気株式会社