特許
J-GLOBAL ID：200903092929504159
電子計算機
発明者：
出願人/特許権者：
代理人 (1件)：
宮田 金雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-074026
公開番号（公開出願番号）：特開平9-265340
出願日： 1996年03月28日
公開日（公表日）： 1997年10月07日
要約：
【要約】【課題】 基板上に実装するCPUとメモリとの間のデータ転送に高速性が要求されると、基板上を伝搬する信号の反射やクロストークが問題となり、高速な計算機システムの構築が難しくなる。【解決手段】 CPU1とメインメモリ用記憶素子2の間を基板6を経由せずに接続することで信号線の配線長を短くし、また、電圧振幅や出力電流を従来の電子計算機より小さく抑えて高速なスイッチングを行なう。
請求項（抜粋）：
CPUと、前記CPUを内包するCPUパッケージと、前記CPUが実行すべきプログラムやデータを格納するメインメモリ用記憶素子と、パッケージ内部の信号レベルとパッケージ外部の信号レベルとの変換を行なう外部CPUバスインタフェース回路と、前記メインメモリ用記憶素子と外部CPUバスインタフェース回路を内包するメインメモリパッケージと、前記CPUとメインメモリ用記憶素子と外部CPUバスインタフェース回路とを接続するCPUバスと、前記CPUパッケージからCPUバスに接続するためのCPUバス信号ピンと、前記外部CPUバスインタフェース回路に接続し外部の装置とのやり取りをおこなう外部CPUバスと、前記メインメモリパッケージが外部CPUバスと接続する外部CPUバス信号ピンと、電子計算機が持つ種々の入出力回路を制御する周辺回路と、その周辺回路を接続する周辺バスと、前記外部CPUバスと周辺バスとの変換を行なう周辺バスインタフェース回路と、前記メインメモリパッケージと周辺バスインタフェース回路と周辺回路と外部CPUバスと周辺バスを実装する基板を具備する電子計算機において、CPUパッケージがメインメモリパッケージ上に配置し接続することを特徴とする電子計算機。
IPC (2件)：
FI (2件)：
G06F 3/00 S
, G06F 1/00 320 F
