特許
J-GLOBAL ID：200903093131836876
半導体装置
発明者：
,
,
出願人/特許権者：
代理人 (2件)：
和泉 良彦
, 小林 茂
公報種別：公開公報
出願番号（国際出願番号）：特願2004-117549
公開番号（公開出願番号）：特開2005-303025
出願日： 2004年04月13日
公開日（公表日）： 2005年10月27日
要約：
【課題】第一の半導体領域の耐圧性能を向上する効果と、該第一の半導体領域とヘテロ接合を形成する第二の半導体領域端部で生じる漏れ電流を防止する効果を両立することが可能な半導体装置を提供する。【解決手段】基板領域1上に設けたエピタキシャル領域2と、該エピタキシャル領域2とはバンドギャップの異なる第一のヘテロ半導体領域3からなるヘテロ接合を有し、エピタキシャル領域2と第一のヘテロ半導体領域3との接合面の端部に接するように、エピタキシャル領域2中に第二導電型のパンチスルー防止領域4を介して第二導電型の電界緩和領域5を有し、少なくともパンチスルー防止領域4は電界緩和領域5よりも不純物濃度が同等以上になっている。【選択図】 図1
請求項（抜粋）：
第一導電型の第一の半導体領域と、前記第一の半導体領域とはバンドギャップの異なる第二の半導体領域からなるヘテロ接合を有する半導体装置において、前記第一の半導体領域と前記第二の半導体領域との接合面の端部に接するように、前記第一の半導体領域中に第二導電型のパンチスルー防止領域を介して第二導電型の電界緩和領域を有し、少なくとも前記パンチスルー防止領域は前記電界緩和領域よりも不純物濃度が同等以上であることを特徴とする半導体装置。
IPC (4件)：
H01L29/861
, H01L21/336
, H01L29/06
, H01L29/78
H01L29/91 D
, H01L29/06 301G
, H01L29/78 652C
, H01L29/78 652E
, H01L29/78 652P
, H01L29/78 652T
, H01L29/78 653C
, H01L29/78 657D
, H01L29/78 658E
, H01L29/91 H
