出力回路およびマイクロコンピュータ

発明者： , , ,
出願人/特許権者：
代理人 (1件)：佐藤強
公報種別：公開公報
出願番号（国際出願番号）：特願2001-389541
公開番号（公開出願番号）：特開2003-188708
出願日： 2001年12月21日
公開日（公表日）： 2003年07月04日
要約：

【要約】【課題】制御電源電圧が低下した場合に確実に所定の論理信号を出力すること。【解決手段】制御電源電圧VCC2 が動作保証電圧レベルV1よりも低下すると、スタートアップ回路47の出力がHレベルとなり、NORゲート36がLレベルの出力遮断信号を出力してFET31、32がオフ駆動される。さらに制御電源電圧VCC2 が低下すると、出力遮断制御回路46の動作が不定となる虞が生じるが、その場合には抵抗39がプルダウン作用によりFET31、32をオフ状態に維持する。その結果、動作保証電圧レベルV1よりも低い全ての制御電源電圧範囲において、出力回路23の出力がハイインピーダンス状態となる。

請求項（抜粋）：

制御電源電圧の供給を受けて動作し外部回路に対し論理信号を出力する出力回路において、前記外部回路に対し電流を流し出しまたは前記外部回路からの電流を吸い込む出力トランジスタと、前記論理信号を出力するために必要な駆動制御信号を前記出力トランジスタの制御信号入力端子に与える論理回路と、この論理回路において前記出力トランジスタの制御信号入力端子に対する前記駆動制御信号の伝達経路に設けられ、前記制御電源電圧が少なくとも前記論理回路が論理動作を正常に行い得る動作保証電圧レベルよりも低い場合、前記駆動制御信号に替えて前記出力トランジスタをオフ駆動するための出力遮断信号を出力する出力遮断制御回路と、前記出力トランジスタの制御信号入力端子と制御信号基準端子との間に接続され、前記制御電源電圧が低下して前記出力遮断制御回路が前記出力遮断信号を正常に出力することができない状態である場合に前記出力トランジスタをオフ状態に維持できるような抵抗値を持った抵抗性素子とを備えていることを特徴とする出力回路。

IPC (2件)：

H03K 19/0175 , G05F 1/10

FI (2件)：

G05F 1/10 A , H03K 19/00 101 F

Fターム (19件)：

5H410CC02 , 5H410DD02 , 5H410EA11 , 5H410EB25 , 5H410FF03 , 5H410FF25 , 5J056AA04 , 5J056BB18 , 5J056BB40 , 5J056CC00 , 5J056CC09 , 5J056CC21 , 5J056DD12 , 5J056DD27 , 5J056DD28 , 5J056DD51 , 5J056DD55 , 5J056EE07 , 5J056FF09

引用特許：

出願人引用 (5件)

半導体集積回路装置
公報種別：公開公報出願番号：特願平5-106866 出願人：株式会社東芝, 東芝マイクロエレクトロニクス株式会社
MOSトランジスタ回路
公報種別：公開公報出願番号：特願平11-153309 出願人：日本電気株式会社
特開平3-160818

全件表示

審査官引用 (5件)

半導体集積回路装置
公報種別：公開公報出願番号：特願平5-106866 出願人：株式会社東芝, 東芝マイクロエレクトロニクス株式会社
MOSトランジスタ回路
公報種別：公開公報出願番号：特願平11-153309 出願人：日本電気株式会社
特開平3-160818

全件表示

前のページに戻る