特許
J-GLOBAL ID:200903093398833647
仮想情報処理装置の時刻設定方法
発明者:
,
,
出願人/特許権者:
代理人 (1件):
小川 勝男
公報種別:公開公報
出願番号(国際出願番号):特願平8-249608
公開番号(公開出願番号):特開平10-097343
出願日: 1996年09月20日
公開日(公表日): 1998年04月14日
要約:
【要約】【課題】論理TODへの時刻設定が、仮想情報処理装置で動作するソフトウェアから命令を発行することなく、簡単に出来るようにする【解決手段】ハイパバイザは、サービスプロセッサに備えられたコンソール装置からのオペレータの入力によってあたえられる、論理中央処理装置内の論理時刻計時機構への設定時刻と設定形式に関する情報を、前記ハイパバイザアシスト機構を起動して取得し、これらを前記ハイパバイザ内の時刻格納領域内に前記複数の仮想情報処理装置毎にそれぞれ格納し、仮想情報処理装置の初期化処理において、前記時刻格納領域内に格納した、設定時刻と設定形式に関する情報に基づき論理時刻計時機構への時刻を設定する。
請求項(抜粋):
時刻を格納し且つ計時する時刻計時機構を具備した中央処理装置と、該中央処理装置に接続される主記憶装置と入出力処理装置と、コンソール装置と外部記憶装置を備えたサービスプロセッサから構成される情報処理装置上に構築される仮想情報処理装置であって、前記情報処理装置を構成する中央処理装置と主記憶装置と入出力処理装置を論理的に分割あるいは時分割で使用することで前記仮想情報処理装置を構築する為の制御手段として前記主記憶装置内に格納されるハイパバイザを具備し、該ハイパバイザが前記サービスプロセッサに備えられたコンソール装置と外部記憶装置を使用するためのハイパバイザアシスト機構を備え、前記ハイパバイザの制御によって論理的に分割あるいは時分割で使用することによって実現される1つ又は複数の論理中央処理装置と論理主記憶装置と論理入出力処理装置及び論理時刻計時機構から構成される仮想情報処理装置において、前記ハイパバイザは、前記サービスプロセッサに備えられたコンソール装置からのオペレータの入力によってあたえられる、前記論理中央処理装置内の論理時刻計時機構への設定時刻と設定形式に関する情報を前記ハイパバイザアシスト機構を起動して取得し、これらを前記ハイパバイザ内の時刻格納領域内に前記複数の仮想情報処理装置毎にそれぞれ格納し、前記ハイパバイザの仮想情報処理装置の初期化処理において、前記ハイパバイザ内の時刻格納領域内に格納した、論理時刻計時機構への設定時刻と設定形式に関する情報に基づき論理時刻計時機構への時刻を設定することを特徴とする仮想情報処理装置の時刻設定方法。
引用特許:
審査官引用 (8件)
-
特開平4-253227
-
仮想計算機システム
公報種別:公開公報
出願番号:特願平3-324899
出願人:株式会社日立製作所
-
特開昭62-107341
-
特開昭62-237532
-
情報処理装置の時刻制御方法
公報種別:公開公報
出願番号:特願平9-171463
出願人:株式会社日立製作所
-
電子計算機システムの運転制御方式
公報種別:公開公報
出願番号:特願平6-090546
出願人:株式会社日立製作所
-
特開平3-122727
-
特開昭60-031649
全件表示
前のページに戻る