並列計算機システム

発明者：
出願人/特許権者：
代理人 (1件)：秋田収喜
公報種別：公開公報
出願番号（国際出願番号）：特願平7-205804
公開番号（公開出願番号）：特開平8-110894
出願日： 1995年08月11日
公開日（公表日）： 1996年04月30日
要約：

【要約】【課題】ネットワーク接続マルチプロセッサ計算機システムにおいて、コストパフォーマンスが良く多機能なネットワーク制御を実現することが可能な技術を提供する。【解決手段】複数のプロセッサをネットワークで接続した計算機システムにおいて、追加の伝送線に割り込み信号線を設ける。プロセッサの通信にはパケットが使用されるが、バリア同期処理の際には固定長のバリア同期パケットが用いられる。バリア同期パケットは通常のパケットと同一の伝送線で送信制御回路から転送されるが、さらに、割り込み信号線にも割り込み信号が転送される。一方、受信制御回路には、バリア同期パケットを最高優先度とした優先度制御回路を設けられており、前記割り込み信号線の割り込み信号に応答して、通常パケットを記憶するために用意したレジスタファイルにバリア同期パケットを書き込まずにプロセッサへ送る。

請求項（抜粋）：

複数のプロセッサをネットワークで接続した並列計算機システムであって、複数のパケットバッファを有するパケットの伝送線と、前記パケットバッファをバイパスするパスと、前記伝送線とは別に設けられ、パケットに付随した割り込み信号の信号線と、前記信号線の割り込み信号に応答して、対応するパケットを前記バイパスに切り替えるセレクタとを設けたことを特徴とする並列計算機システム。

引用特許：

審査官引用 (5件)

特開平2-198248
並列プロセッサ
公報種別：公開公報出願番号：特願平5-126714 出願人：株式会社東芝
特開平2-116954

全件表示

前のページに戻る