特許

J-GLOBAL ID：200903093484200444

ショートカットルート確立システムおよびデータフロー検出装置

発明者： 土屋 雅彦
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 山内 梅雄
公報種別：公開公報
出願番号（国際出願番号）：特願平10-055690
公開番号（公開出願番号）：特開平11-239153
出願日： 1998年02月23日
公開日（公表日）： 1999年08月31日
要約：

【要約】【課題】 データフローを検出して入力される電文に応じて柔軟にショートカットルートの提供を行うショートカットルートシステムおよびデータフロー検出装置を提供する。【解決手段】 第1および第2のLAN11、12間をATM網10を介して電文を転送するとき、これらLAN11、12とエッジデバイス13、14との間にデータフロー検出器19、20を挿入した。エッジデバイス13、14は入力される単位時間当たりの電文数にもとづいてデフォルトルート171〜173あるいはショートカットルート18を選択する。データ検出器19、20は、それぞれに備えている転送データフローに対応して記憶されているフロー検出テーブルの登録情報に基づいてショートカットするか否かを判定する。ショートカットすると判定されたときには、入力電文を分割および短縮化してエッジデバイス13、14に出力するようにした。

請求項（抜粋）：

入力される電文それぞれの宛先と送信元により決定される転送データフローに対応して転送経路にあるネットワークのエッジノード間に直接コネクションを確立することによってショートカットするか否かを判定するための閾値を記憶する記憶手段と、電文が入力されるたびにこの電文が入力された時間間隔および電文の転送すべき量を検出する電文検出手段と、この電文の転送データフローに対応してこの記憶手段に記憶されている閾値に基づいてこの電文検出手段による検出結果に応じて前記ネットワークのエッジノード間をショートカットするか否かを判定するショートカット判定手段と、このショートカット判定手段の判定結果に応じて前記ネットワークのエッジノード間をショートカットするショートカット手段とを具備することを特徴とするショートカットルート確立システム。

IPC (3件)：

H04L 12/28 ,  H04L 29/08 ,  H04Q 3/00

FI (3件)：

H04L 11/20 G ,  H04Q 3/00 ,  H04L 13/00 307 Z

引用特許：

審査官引用 (1件)

• パケット送信ノード装置、パケット受信ノード装置及びコネクション設定方法
  公報種別：公開公報   出願番号：特願平7-331887   出願人：株式会社東芝