特許

J-GLOBAL ID：200903093574095372

半導体装置およびその製造方法

発明者： 平井 雅博 ,  渡辺 清次
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平7-008919
公開番号（公開出願番号）：特開平8-204113
出願日： 1995年01月24日
公開日（公表日）： 1996年08月09日
要約：

【要約】【目的】本発明は、ビア用パットの相互を充填ビアを用いて導通してなる多層薄膜配線部を有するMCMおよびその製造方法において、研磨工程を必要とせずに充填ビアを形成でき、信頼性や歩留まりを向上できるようにすることを最も主要な特徴とする。【構成】たとえば、セラミック基板11上にビア用パット12aを形成し、その上に、上記パット12aにつながる貫通孔21を設けて絶縁体層12bを形成する。そして、この貫通孔21内にメッキによりCuを埋め込んで充填ビア12cを形成する。このとき、充填ビア12cの稜線と上記セラミック基板11との境界面の角度が50度以下となるように上記貫通孔21を形成する。こうして、貫通孔21内に成長するメッキの速度を、その上部ほど遅くすることで、ビア12cの高さのばらつきを小さくできる構成となっている。

請求項（抜粋）：

絶縁層を介して積層された薄膜配線の相互をフィルド・ビアによって導通してなる多層配線構造を有してなる半導体装置において、前記フィルド・ビアは、前記絶縁層と接する稜線と下層の薄膜配線との境界面のなす見掛け上の角度が50度以下で、その導通方向の断面が逆台形状に形成されてなることを特徴とする半導体装置。

引用特許：

審査官引用 (3件)

• 薄膜多層回路基板の製造方法
  公報種別：公開公報   出願番号：特願平4-276413   出願人：富士通株式会社
• 特開昭52-125272
  
• 特開昭52-125272