特許
J-GLOBAL ID:200903093654863028

半導体モジュ-ル

発明者:
出願人/特許権者:
代理人 (1件): 大菅 義之
公報種別:公開公報
出願番号(国際出願番号):特願平11-195929
公開番号(公開出願番号):特開2000-082775
出願日: 1999年07月09日
公開日(公表日): 2000年03月21日
要約:
【要約】【課題】小型で低コストの保護回路を用いてサージ電圧を効果的に吸収でき、かつ、設置面積を削減して装置全体の小型化を可能にする半導体モジュールを提供する。【解決手段】半導体モジュール20は、ベース基板22上に形成されたMOSFETチップと、それを収容するパッケージ21とを含む。MOSFETチップのドレイン領域はベース基板22に接続されている。パッケージ21の上面には、外部回路へ接続するためのドレイン電極24D、ソース電極24S、およびゲート電極24Gが設けられると共に、そのそれぞれの近傍には、保護回路30に接続するためのドレイン電極25D、ソース電極25S、およびゲート電極25Gが設けられている。ドレイン電極24Dおよび25Dは、ベース基板22に接続されている。保護回路30のプリント基板31には、ドレイン電極25D、ソース電極25S、およびゲート電極25Gにそれぞれ対応する孔32D、32S、32Gが形成されている。上記各電極25D、25S、25Gを各孔32D、32S、32Gに貫通させた状態で保護回路30を半導体モジュール20に固定する。
請求項(抜粋):
半導体チップ、該半導体チップを収容するためのパッケージ、前記半導体チップの主電流の入力のための電極、および前記半導体チップの主電流の出力のための電極を含む半導体モジュールにおいて、前記パッケージの上面に設けられ、前記半導体チップの主電流を流すための第1の電極と、前記パッケージの下面に設けられ、前記半導体チップの主電流を流すための第2の電極と、前記パッケージの上面に設けられ、前記第2の電極に電気的に接続された第3の電極と、前記第1および第3の電極に直接的に接続された、前記半導体チップを保護するための保護回路と、を備えることを特徴とする半導体モジュール。
IPC (3件):
H01L 25/07 ,  H01L 25/18 ,  H01L 23/62
FI (2件):
H01L 25/04 C ,  H01L 23/56 A
引用特許:
出願人引用 (2件) 審査官引用 (2件)

前のページに戻る