特許
J-GLOBAL ID:200903093718673562
半導体装置およびその製造方法
発明者:
,
,
出願人/特許権者:
代理人 (1件):
高橋 敬四郎
公報種別:公開公報
出願番号(国際出願番号):特願平5-176957
公開番号(公開出願番号):特開平6-085259
出願日: 1993年07月16日
公開日(公表日): 1994年03月25日
要約:
【要約】【目的】 本発明は、ソース・ドレイン領域を含むシリコン層を、そのシート抵抗を増加させることなく、薄膜化することができるように改良したMOSFET構造を有する半導体装置およびその製造方法を提供することを目的とする。【構成】 本発明による半導体装置は、一導電型の半導体層と、前記半導体層上に形成された絶縁ゲート構造と、前記絶縁ゲート構造を挟むように、両側の前記半導体層内に反対導電型の不純物を添加して形成されるソース領域及びドレイン領域と、前記絶縁ゲート構造の側面に形成された絶縁性のサイドウォールと、前記サイドウォールの一方の側面から前記ソース領域の表面まで、及び前記サイドウォールの他方の側面から前記ドレイン領域の表面までをそれぞれ連続的に覆うように形成されたソース領域導電層及びドレイン領域導電層とを含む。
請求項(抜粋):
一導電型の半導体層(213、410)と、前記半導体層(213、410)上に形成された絶縁ゲート構造(231、232;431、432)と、前記絶縁ゲート構造(231、232;431、432)を挟むように、両側の前記半導体層(213、410)内に反対導電型の不純物を添加して形成されるソース領域(S)及びドレイン領域(D)と、前記絶縁ゲート構造(231、232;431、432)の側面に形成された絶縁性のサイドウォール(214、414)と、前記サイドウォール(214、414)の一方の側面から前記ソース領域の表面まで、及び前記サイドウォール(214、414)の他方の側面から前記ドレイン領域の表面までをそれぞれ連続的に覆うように形成されたソース領域導電層及びドレイン領域導電層(215、415)とを含む半導体装置。
IPC (3件):
H01L 29/784
, H01L 21/76
, H01L 27/12
引用特許:
審査官引用 (9件)
-
特開平3-289139
-
特開昭62-117329
-
特開昭60-240157
-
特開平2-228041
-
特開平2-231728
-
特開昭61-077364
-
特開平2-177433
-
特開平4-030555
-
半導体装置
公報種別:公開公報
出願番号:特願平5-122757
出願人:日本電装株式会社
全件表示
前のページに戻る