特許
J-GLOBAL ID：200903093785801117
半導体装置の製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
稲垣 清
公報種別：公開公報
出願番号（国際出願番号）：特願平11-297940
公開番号（公開出願番号）：特開2001-119021
出願日： 1999年10月20日
公開日（公表日）： 2001年04月27日
要約：
【要約】【課題】 浅い接合のSDエクステンションを形成し、短チャネル特性に優れ信頼性が高いMOSトランジスタを製造する半導体装置の製造方法を提供する。【解決手段】 多結晶シリコンのゲート電極4及びソース・ドレイン拡散層領域を7覆うコバルトシリサイド膜8を形成する工程の後に、ソース・ドレイン拡散層領域とチャネル領域との間の領域に不純物イオンを注入してこれを熱処理してSDエクステンション61を形成する工程を備える。SDエクステンション61の熱処理温度を、シリサイド反応における熱処理温度よりも低い温度とすることによって、SDエクステンション61の浅い接合における不純物イオンが拡散して深くなることを防止する。
請求項（抜粋）：
シリコンを含むゲート電極、及び、所定の導電型のシリコンから成るソース・ドレイン拡散層領域を形成する工程と、前記ゲート電極及びソース・ドレイン拡散層領域を覆ってコバルト膜を形成する工程と、前記コバルト膜と前記ゲート電極及びソース・ドレイン拡散層領域のシリコンとを、熱処理によってシリサイド反応させてコバルトシリサイドに形成する工程と、前記ソース・ドレイン拡散層領域に隣接する領域に不純物イオンを注入してSDエクステンションを形成する工程と、前記SDエクステンションを熱処理し、該SDエクステンション内の不純物イオンを拡散する工程とを備え、該SDエクステンションの熱処理温度が、前記シリサイド反応における最も高い熱処理温度よりも低い温度であることを特徴とする半導体装置の製造方法。
IPC (2件)：
FI (2件)：
H01L 29/78 301 L
, H01L 29/78 301 P
5F040DA13
, 5F040DC01
, 5F040EC04
, 5F040EC07
, 5F040EC13
, 5F040ED03
, 5F040EF02
, 5F040EM02
, 5F040FA03
, 5F040FA05
, 5F040FA07
, 5F040FA10
, 5F040FA11
, 5F040FB03
, 5F040FC19
