特許
J-GLOBAL ID:200903093869441000

MOSトランジスタ及びその製造方法

発明者:
出願人/特許権者:
代理人 (1件): 作田 康夫
公報種別:公開公報
出願番号(国際出願番号):特願2002-116977
公開番号(公開出願番号):特開2003-031806
出願日: 2002年04月19日
公開日(公表日): 2003年01月31日
要約:
【要約】【課題】MOSFETのゲート電極として多結晶シリコンゲルマニウム膜を用いるとシリコンゲルマニウム結晶粒のストレスによりゲート絶縁膜の信頼性が低下する。【解決手段】酸化膜上に粒径10nm以下のシリコン微粒子を形成した後、多結晶シリコンゲルマニウム膜を形成する。このようにすると、多結晶シリコンゲルマニウム膜の酸化膜界面のGe濃度が均一になり結晶粒内の格子ひずみと膜ストレスが減少し、ゲート電極の信頼性が向上する。これにより、膜厚1.5nm以下の極薄酸化膜を用いた高速MOSFETが実現できる。
請求項(抜粋):
第1の導電型半導体基板上に一対の第2の導電型不純物領域を設けるステップと、該第2の導電型不純物領域間であって、前記第1の導電型半導体基板上に絶縁膜を設けるステップと、該絶縁膜上に導電膜を堆積するステップとを備え、前記導電膜を堆積するステップは前記絶縁膜上に前記微粒子を供給してから前記導電膜を形成することを特徴とするMOSトランジスタの製造方法。
IPC (6件):
H01L 29/78 ,  H01L 21/285 ,  H01L 21/8238 ,  H01L 27/092 ,  H01L 29/423 ,  H01L 29/49
FI (4件):
H01L 21/285 C ,  H01L 29/78 301 G ,  H01L 29/58 G ,  H01L 27/08 321 D
Fターム (91件):
4M104AA01 ,  4M104BB02 ,  4M104BB04 ,  4M104BB05 ,  4M104BB06 ,  4M104BB07 ,  4M104BB08 ,  4M104BB09 ,  4M104BB13 ,  4M104BB16 ,  4M104BB17 ,  4M104BB18 ,  4M104BB25 ,  4M104BB36 ,  4M104BB37 ,  4M104BB38 ,  4M104CC05 ,  4M104DD04 ,  4M104DD26 ,  4M104DD37 ,  4M104DD43 ,  4M104DD64 ,  4M104DD79 ,  4M104DD80 ,  4M104DD84 ,  4M104EE03 ,  4M104EE16 ,  4M104FF13 ,  4M104GG09 ,  4M104GG10 ,  4M104HH16 ,  4M104HH18 ,  5F048AA07 ,  5F048AC03 ,  5F048BA01 ,  5F048BB04 ,  5F048BB05 ,  5F048BB08 ,  5F048BB09 ,  5F048BB11 ,  5F048BB12 ,  5F048BE03 ,  5F048BF06 ,  5F048BF07 ,  5F048BG14 ,  5F140AA19 ,  5F140AB03 ,  5F140BA01 ,  5F140BC06 ,  5F140BD07 ,  5F140BD11 ,  5F140BD12 ,  5F140BD13 ,  5F140BE07 ,  5F140BE10 ,  5F140BF01 ,  5F140BF04 ,  5F140BF05 ,  5F140BF07 ,  5F140BF14 ,  5F140BF22 ,  5F140BF24 ,  5F140BF28 ,  5F140BF33 ,  5F140BF40 ,  5F140BG08 ,  5F140BG12 ,  5F140BG22 ,  5F140BG28 ,  5F140BG30 ,  5F140BG32 ,  5F140BG33 ,  5F140BG34 ,  5F140BG38 ,  5F140BG52 ,  5F140BG56 ,  5F140BH15 ,  5F140BJ08 ,  5F140BJ11 ,  5F140BJ15 ,  5F140BJ17 ,  5F140BJ27 ,  5F140BK02 ,  5F140BK13 ,  5F140BK25 ,  5F140BK26 ,  5F140BK29 ,  5F140BK34 ,  5F140BK35 ,  5F140CB04 ,  5F140CB08
引用特許:
審査官引用 (3件)

前のページに戻る