時分割時間スイッチLSI

発明者： , , ,
出願人/特許権者： ,
代理人 (1件)：玉村静世
公報種別：公開公報
出願番号（国際出願番号）：特願平6-154221
公開番号（公開出願番号）：特開平7-336735
出願日： 1994年06月13日
公開日（公表日）： 1995年12月22日
要約：

【要約】【目的】チャネル多重度に見合ってメモリの動作速度を高速に維持して高密度化できる1チップ化された時分割時間スイッチを提供する。【構成】夫々多重度mチャンネルのハイウェイHWIN0〜HWIN3から供給される直列情報を直列・並列変換回路S/PとマルチプレクサMUXを通して4倍に速度変換し、全チャネル多重度m×4に対応する個数のアドレスを持つ通話路メモリSPM0,SPM1に順次書込み、時間位置入れ換えのために通話路メモリからランダムに読出された情報は、デマルチプレクサDMUX及び並列・直列変換回路P/Sを通して1/4倍に速度変換されて多重度mチャンネルのハイウェイHWOUT0〜HWOUT3に配分出力される。

請求項（抜粋）：

夫々多重度mチャネルのハイウェイが複数本であるn本接続可能にされ、当該ハイウェイから時分割多重で入力された情報のチャネル位置を入れ換えて複数のハイウェイに出力可能な1チップ化された時分割時間スイッチLSIであって、上記複数の各ハイウェイから供給される情報をn倍に速度変換する第1の速度変換回路と、上記n本のハイウェイの全チャネル多重度m×nに対応する個数のアドレスを有し、上記第1の速度変換回路から出力される情報をその速度に同期する速度のメモリサイクルでリード・ライト可能に格納する通話路メモリと、上記通話路メモリから所定の順番で読出された情報を1/n倍に速度変換してn本のハイウェイに供給するための第2の速度変換回路と、を備えて成るものであることを特徴とする時分割時間スイッチLSI。

引用特許：

審査官引用 (15件)

特開平2-094795
特開昭61-245693
特開昭62-097495

全件表示

前のページに戻る