特許

J-GLOBAL ID：200903093944465468

PCMリレーにおけるサンプリング同期方式

発明者： 土屋 紀雄 ,  奥津 俊幸
出願人/特許権者： 株式会社明電舎
代理人 (1件)： 志賀 富士弥 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-207505
公開番号（公開出願番号）：特開平10-051435
出願日： 1996年08月07日
公開日（公表日）： 1998年02月20日
要約：

【要約】【課題】 サンプリング周期の時間歪を小さくする。【解決手段】 シリアル伝送路からなるネットワークシステムをベースとするデータ多重方式のPCM電流リレーにおいて、親局及び複数の子局に、伝送遅延時間を各共通フレーム内のサンプリングアドレスの送,受信を基準に測定してその中間点をサンプリングクロックの基準とする基準生成手段と、伝送レートのベースクロックをDPLL制御にて基準クロックにサンプリングクロックを同期化させる従属同期化手段を設け、親局交代時及び初期段階におけるサンプリング同期ずれに対し、各子局側が時間をかけて収束することにより、一定周期処理の時間歪を小さくする。

請求項（抜粋）：

親局と複数の子局及びそれらを接続するシリアル伝送路からなるネットワークシステムをベースとするデータ多重方式のPCM電流リレーのデータサンプリングクロックを同期化させる、PCMリレーにおけるサンプリング同期方式において、各局に、伝送遅延時間を各共通フレーム内のサンプリングアドレスの送,受信を基準に測定してその中間点をサンプリングクロックの基準とする基準クロック生成手段と、伝送レートのベースクロックをDPLL制御にて基準クロックにサンプリングクロックを同期化させる従属同期化させる手段と、を設けたことを特徴とするPCMリレーにおけるサンプリング同期方式。

IPC (2件)：

H04L 7/033 ,  H04L 7/00

FI (2件)：

H04L 7/02 B ,  H04L 7/00 B

引用特許：

審査官引用 (1件)

• 同期型回路
  公報種別：公開公報   出願番号：特願平5-102486   出願人：ソニー株式会社