同期型回路

発明者： ,
出願人/特許権者：
代理人 (1件)：山口邦夫 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-102486
公開番号（公開出願番号）：特開平6-314970
出願日： 1993年04月28日
公開日（公表日）： 1994年11月08日
要約：

【要約】【目的】クロックラインを伝送するクロック信号の信号遅延があっても、同位相のクロック信号を形成できるようにする。【構成】共通のクロックラインから導出されるクロック信号に基づいて回路素子を同期して動作させる同期型回路において、途中で折り返されている一対のクロックラインLa、Lbと、これら一対のクロックラインLa、Lbの折り返し点POから見て等距離にある一対のクロックラインLa、Lb上の任意の点から得られる位相の異なる2つのクロック信号(CLK1、CLK6)、(CLK2、CLK5)、(CLK3、CLK4)に基づいて、これら2つのクロック信号の中間の位相を有するクロック信号CLK0を発生する手段M1〜M3を備える。折り返し点POから等距離にある位相の異なる2つのクロック信号を用いているので、3つのクロック信号CLK0は全て同相となる。

請求項（抜粋）：

共通のクロックラインから導出されるクロック信号に基づいて回路素子を同期して動作させる同期型回路において、途中で折り返されている一対のクロックラインと、上記一対のクロックラインの折り返し点から見て等距離にある上記一対のクロックライン上の任意の点から得られる位相の異なる2つのクロック信号に基づいて、上記2つのクロック信号の中間の位相を有するクロック信号を発生する手段とを備えたことを特徴とする同期型回路。

IPC (4件)：

H03L 7/00 , G06F 1/00 340 , G06F 13/42 350 , H03L 7/06

引用特許：

審査官引用 (4件)

並列計算機のクロツク系
公報種別：公開公報出願番号：特願平3-165532 出願人：富士通株式会社
特開平4-205326
特開平3-142553

全件表示

前のページに戻る