特許
J-GLOBAL ID：200903094008274053

プロセッサ及びプロセッサシステム

発明者：
三宅 英雄

三宅 英雄 について

, 
須賀 敦浩

須賀 敦浩 について

, 
中村 泰基

中村 泰基 について


出願人/特許権者：
富士通株式会社

富士通株式会社 について


代理人 (1件)： 伊東 忠彦
公報種別：公開公報
出願番号（国際出願番号）：特願平11-294580
公開番号（公開出願番号）：特開2001-117886
出願日： 1999年10月15日
公開日（公表日）： 2001年04月27日
要約：
【要約】【課題】 接続されるコプロセッサの種類によらず、効率的なコプロセッサ命令の実行を実現する主プロセッサを備えたプロセッサシステムを提供する。【解決手段】 コプロセッサCPR0〜CPRnと、主プロセッサ15とを有するプロセッサシステムであって、主プロセッサ15は、コプロセッサにおける実行を命令するコプロセッサ命令がメモリ17から供給されたときに、該コプロセッサ命令に対応する命令フィールドに基づいて、コプロセッサ命令がコプロセッサCPR0〜CPRnにおいて先に実行されるコプロセッサ命令に対して制御依存性を有する可能性があると判断した場合には、先行するコプロセッサ命令の実行が完了した後に次のコプロセッサ命令をコプロセッサCPR0〜CPRnへ発行することを特徴とするプロセッサシステムを提供する。
請求項（抜粋）：
コプロセッサに接続されるプロセッサであって、前記プロセッサは、前記コプロセッサにおける実行を命令する第一のコプロセッサ命令が供給されたときに、前記第一のコプロセッサ命令に対応する依存可能性表示データに基づいて、前記第一のコプロセッサ命令が前記コプロセッサにおいて先に実行される第二のコプロセッサ命令に対して制御依存性を有する可能性があると判断した場合には、前記第二のコプロセッサ命令の実行が完了した後に前記第一のコプロセッサ命令を前記コプロセッサへ発行することを特徴とするプロセッサ。
IPC (3件)：
G06F 15/16 620 ,  G06F 9/38 310 ,  G06F 9/38 370
FI (3件)：
G06F 15/16 620 G ,  G06F 9/38 310 E ,  G06F 9/38 370 C
Fターム (5件)：
5B013AA01 ,  5B013AA12 ,  5B013DD03 ,  5B013DD05 ,  5B045GG06
引用特許：
出願人引用 (3件) 審査官引用 (3件)

前のページに戻る

TOP

BOTTOM