特許
J-GLOBAL ID：200903094121931818
回路基板および電子機器
発明者：
出願人/特許権者：
代理人 (3件)：
大野 聖二
, 森田 耕司
, 鈴木 守
公報種別：公開公報
出願番号（国際出願番号）：特願2007-019900
公開番号（公開出願番号）：特開2008-187042
出願日： 2007年01月30日
公開日（公表日）： 2008年08月14日
要約：
【課題】一対の差動伝送路の一部が互いに異なる導電層に形成されている場合であっても、差動伝送特性の対称性を確保でき、差動信号を高品質に伝送できる回路基板を提供する。【解決手段】第1の差動伝送路110は、導体層CON1に形成された第1の表面パターン111a、111bと、導体層CON1以外の導体層CON2に形成されたバイパスパターン112と、第1の表面パターン111a、111bおよびバイパスパターン112の間を接続するスルーホール113a、113bとを有する。第2の差動伝送路120は、導体層CON1に形成された第2の表面パターン121a〜121cと、第2の表面パターン121a〜121cにのみ接続され、スルーホール113a等の容量に応じて第2の差動伝送路120の容量を調整するために設けられたダミースルーホール123a、123bとを有する。【選択図】図1
請求項（抜粋）：
差動信号を伝送するための一対の伝送路である第1および第2の差動伝送路が形成された回路基板であって、
前記第1の差動伝送路は、
前記回路基板の第1の導体層に形成された第1のパターンと、
前記第1のパターンから迂回するように、前記回路基板の前記第1の導体層以外の導体層に形成されたバイパスパターンと、
前記第1のパターンおよび前記バイパスパターンの間を電気的に接続するスルーホールとを有し、
前記第2の差動伝送路は、
前記回路基板の前記第1の導体層に形成された第2のパターンと、
前記第2のパターンにのみ電気的に接続され、前記スルーホールの容量に応じて前記第2の差動伝送路の容量を調整するために設けられたダミースルーホールとを有することを特徴とする回路基板。
IPC (3件)：
H05K 1/02
, H05K 1/11
, H01P 3/04
H05K1/02 J
, H05K1/11 H
, H01P3/04
, H05K1/02 P
5E317AA24
, 5E317GG11
, 5E338AA02
, 5E338BB02
, 5E338BB13
, 5E338BB25
, 5E338CC01
, 5E338CC09
, 5E338CD01
, 5E338CD13
, 5E338EE11
