特許
J-GLOBAL ID:200903094129595256

位相整合デ-タを作る方法およびデ-タパケットを位相整合するシステム

発明者:
出願人/特許権者:
代理人 (1件): 三俣 弘文
公報種別:公開公報
出願番号(国際出願番号):特願平11-193292
公開番号(公開出願番号):特開2000-049828
出願日: 1999年07月07日
公開日(公表日): 2000年02月18日
要約:
【要約】【課題】 高速ダウンストリームデータクロックを用いるオールデジタルの位相回復システムを開発し、オールデジタルであり、到来する異なるパケットに迅速に適応するようにアップストリームデータクロックを得る。【解決手段】 オールデジタル方式を用いる通信システムにおいてアップストリームデータリンクの位相を回復する。アップストリームクロックを得るのにダウンストリームクロックを用いる。ダウンストリームデータ伝送から獲得したクロックを用いることによりアップストリームデータ伝送が達成される。本発明は、その後の処理のために、固定データ位相関係を有するより低いスピードクロックを提供し、誤ったバイトの整合を防ぐことができる。
請求項(抜粋):
位相整合データを作る方法であって、(A)位相信号のシーケンスを生成するステップと、(B)データパケットと最も近く整合した前記位相信号のシーケンスのうちの1つを選択するステップと、(C)前記データパケットを前記位相信号のシーケンスの前記選択された1つと位相整合するステップとを有することを特徴とする方法。
IPC (2件):
H04L 12/28 ,  H04L 7/04
FI (2件):
H04L 11/20 D ,  H04L 7/04 A
引用特許:
審査官引用 (4件)
  • クロック同期回路
    公報種別:公開公報   出願番号:特願平6-187316   出願人:富士通株式会社
  • 特開平3-203427
  • 特開平3-203427
全件表示

前のページに戻る