特許
J-GLOBAL ID:200903094134465131
撮像装置、撮像装置の制御方法、CMOSイメージセンサ
発明者:
,
,
,
,
出願人/特許権者:
代理人 (2件):
大菅 義之
, 久木元 彰
公報種別:公開公報
出願番号(国際出願番号):特願2004-197333
公開番号(公開出願番号):特開2006-020173
出願日: 2004年07月02日
公開日(公表日): 2006年01月19日
要約:
【課題】 コラムADC方式のCMOSイメージセンサにおいて、個々のコラムADC回路間の特性のばらつきに起因する出力画像の劣化を防止する。【解決手段】 受光ピクセル22aの列毎にコラムCDS41およびコラムADC42からなるコラム読み出し回路40を設けたコラムADC方式のCMOSイメージセンサにおいて、遮光領域に存在する遮光ピクセル21aのデジタル出力42dを保持するブラックライン用ラッチ50bと、通常の受光ピクセル22aのデジタル出力42dを保持する通常ライン用ラッチ50cからなるラッチアレイ50と、通常ライン用ラッチ50cとブラックライン用ラッチ50bの差分をとってデジタル出力42eとして出力する減算器51を設け、個々のコラム読み出し回路40間の特性のバラツキに起因するコラムオフセットをキャンセルして、縦縞等のノイズによる出力画像の劣化を防止する。【選択図】図1
請求項(抜粋):
複数の光電変換素子が行および列方向に二次元的に配列された撮像領域の一部に遮光領域が形成され、前記列毎に個々の前記光電変換素子から出力される光検出信号をデジタル信号に変換する読み出し回路を備えた撮像装置であって、
前記遮光領域の前記光電変換素子に対応して出力された前記デジタル信号を保持する記憶装置と、
前記遮光領域以外の受光領域の前記光電変換素子に対応して出力された前記デジタル信号と、前記記憶装置に保持された値との差分を演算する差分演算装置と、
を含むことを特徴とする撮像装置。
IPC (1件):
FI (2件):
H04N5/335 P
, H04N5/335 E
Fターム (9件):
5C024CX03
, 5C024CX06
, 5C024CX31
, 5C024GY31
, 5C024HX23
, 5C024HX27
, 5C024HX28
, 5C024HX29
, 5C024HX55
引用特許: