特許
J-GLOBAL ID：200903094190068684
真空装置及び真空装置の電力供給方法
発明者：
,
,
,
,
出願人/特許権者：
代理人 (1件)：
泉 和人
公報種別：公開公報
出願番号（国際出願番号）：特願2005-368403
公開番号（公開出願番号）：特開2007-169710
出願日： 2005年12月21日
公開日（公表日）： 2007年07月05日
要約：
【課題】 異常放電防止機能が働く際には、直流電源装置から異常放電防止装置に流れる電流を最小にすること。【解決手段】真空装置の異常放電防止装置は、真空負荷における異常放電発生の発生を検出したときに異常放電検出信号を発生、又は異常放電発生の予兆を検出したときに異常放電予知信号を発生、あるいは前記真空負荷における異常放電の発生を予防するために周期的に発生される異常放電予防信号を発生し、インバータと制御回路との間に設けられたゲート回路は、異常放電防止装置が異常放電に関する信号を出力するときに、前記制御回路と前記インバータのスイッチング半導体素子の制御端子との間を予め設定された通過禁止期間だけ遮断して、通過禁止期間中は制御信号を前記インバータに通過させず、通過禁止期間が経過したときに制御信号を前記インバータに通過させることを特徴とする真空装置。【選択図】 図1
請求項（抜粋）：
真空負荷と、該真空負荷に給電する直流電源装置と、該直流電源装置と前記真空負荷との間に備えられて異常放電の発生を防止する異常放電防止装置とを備える真空装置において、
前記直流電源装置は、トランスと、該トランスの1次巻線に接続されていて、前記真空負荷に給電される電力を制御するスイッチング半導体素子を備えるインバータと、前記トランスの2次巻線に接続されている整流回路と、前記スイッチング半導体素子を制御する制御回路と、該制御回路と前記スイッチング半導体素子の制御端子との間に備えられているゲート回路とを備え、
前記異常放電防止装置は、前記真空負荷における異常放電の発生を検出したときに異常放電検出信号を出力、又は異常放電発生の予兆を検出したときに異常放電予知信号を出力、あるいは前記真空負荷における異常放電の発生を予防するために周期的に発生される異常放電予防信号を出力し、
前記ゲート回路は、前記異常放電防止装置が前記異常放電検出信号又は前記異常放電予知信号、あるいは前記異常放電予防信号を出力するときに、前記制御回路と前記スイッチング半導体素子の制御端子との間を予め設定された通過禁止期間だけ遮断して、該通過禁止期間中は前記制御信号を前記スイッチング半導体素子の制御端子に通過させず、前記通過禁止期間が経過したときに前記制御信号を前記スイッチング半導体素子の制御端子に通過させることを特徴とする真空装置。
IPC (2件)：
FI (2件)：
Fターム (15件)：
4K029CA05
, 4K029DC27
, 4K029EA06
, 5H730AA20
, 5H730BB27
, 5H730CC01
, 5H730DD03
, 5H730EE04
, 5H730FD01
, 5H730FD31
, 5H730FD61
, 5H730FG05
, 5H730XX03
, 5H730XX23
, 5H730XX45
出願人引用 (3件)
-
真空装置の異常放電消滅装置
公報種別：公開公報
出願番号：特願平7-118418
出願人：日本真空技術株式会社
-
電力供給装置
公報種別：公開公報
出願番号：特願2004-133047
出願人：オリジン電気株式会社
-
スパッタリング装置
公報種別：公開公報
出願番号：特願2000-116090
出願人：オリジン電気株式会社
審査官引用 (2件)
前のページに戻る
