特許

J-GLOBAL ID：200903094223522165

半導体装置の製造方法

発明者： 三浦 公大 ,  田中 秀仁
出願人/特許権者： シャープ株式会社
代理人 (1件)： 原 謙三
公報種別：公開公報
出願番号（国際出願番号）：特願平9-042676
公開番号（公開出願番号）：特開平10-242146
出願日： 1997年02月26日
公開日（公表日）： 1998年09月11日
要約：

【要約】【課題】 工程数やフォトリソグラフィマスクを増やすことなく、また、初期下層配線パターンや製造プロセスの適応範囲に制限を受けることなく上層配線を正常にパターニングできるだけの平坦性を得ることができ、さらに、配線パターンの設計を効率よく行える半導体装置の製造方法を提供する。【解決手段】 初期下層配線パターン6のサイズを、全周囲にわたって2.1/2μm増加させ(図1(a))、このデータを反転させ(図1(b))、さらに、反転させたデータのサイズを増加させて、初期下層配線パターン6との間に0.7μmのスペースを有するダミーパターンを得る(図1(c))。上記ダミーパターンと初期下層配線パターン6を合成したパターンのフォトリソグラフィマスクを用いて半導体装置を製造する。

請求項（抜粋）：

下層配線の上に層間絶縁膜を介して上層配線が形成され、少なくとも2層以上の配線層を有する多層配線構造の半導体装置を製造する半導体装置の製造方法において、許容される最小スペース幅および最小ライン幅を、それぞれMinSおよびMinLとするとき、所定のデバイス特性を得るために設計された初期下層配線パターンに対して、該初期下層配線パターンの各下層配線のサイズを全周囲にわたって、(MinL+MinS×2)/2だけ増加させる第1のステップと、上記第1のステップで得られる配線パターンの、データ部とデータ無し部とを反転させてダミーパターンを得る第2のステップと、上記第2のステップで得られるダミーパターンのサイズを全周囲にわたって、MinL/2だけ増加させる第3のステップとを有し、上記第3のステップで得られるダミーパターンと、初期下層配線パターンとを合成して得られる配線パターンの露光マスクを用いて下層配線のパターニングを行うことを特徴とする半導体装置の製造方法。

IPC (2件)：

H01L 21/3205 ,  G03F 1/08

FI (2件)：

H01L 21/88 B ,  G03F 1/08 A

引用特許：

出願人引用 (1件)

• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平9-042676   出願人：シャープ株式会社

審査官引用 (1件)

• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平9-042676   出願人：シャープ株式会社