特許
J-GLOBAL ID：200903094241194655
電流サンプリング回路及びそれを用いた電流出力型駆動回路
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願2002-237287
公開番号（公開出願番号）：特開2004-077743
出願日： 2002年08月16日
公開日（公表日）： 2004年03月11日
要約：
【課題】D/A変換回路の出力を時分割で複数の電流サンプリング回路に書き込み、多ビットのD/A変換回路をレイアウト可能として、基準電流をチップ内の分配を簡素化して電流の精度を向上させ、高階調の有機ELディスプレイに適した電流サンプリング回路及び電流出力型駆動回路を提供を実現する。【解決手段】入力データを保持するレジスタアレイと、上記レジスタアレイの保持データに応じた電流を出力する電流出力型D/A変換回路と、交互に電流書き込みモードと電流読み出しモードで動作する第1群の電流サンプリング回路と第2群の電流サンプリング回路とを有する電流出力回路が設けれ、電流書き込みのとき上記D/A変換回路の出力電流を時分割して、各電流サンプリング回路に取り込み、電流読み出しのとき電流書き込み時に取り込んだ電流に等しい電流を出力するので、高精度な駆動電流を負荷回路に供給することができる。【選択図】 図14
請求項（抜粋）：
ソースが第1の電源に接続され、ドレイン-ゲート間に第1のスイッチ回路が設けられている第1のMOSトランジスタと、
上記第1のMOSトランジスタのゲートと上記第1の電源間に設けられた第1の容量素子と、
ソースが上記第1のMOSトランジスタのドレインに接続され、ドレイン-ゲート間に第2のスイッチ回路が設けられている第2のMOSトランジスタと、
上記第2のMOSトランジスタのゲートと上記第1の電源間に設けられた第2の容量素子と、
電流入力端子と上記第2のMOSトランジスタのドレイン間に設けられた第3のスイッチ回路と、
電流出力端子と上記第2のMOSトランジスタのドレイン間に設けられた第4のスイッチ回路と
を有する部分回路が二つ設けられ、
上記二つの部分回路が交互に電流書き込みモードと電流読み出しモードに制御され、
上記電流書き込みモードのとき、上記第1、第2及び第3のスイッチ回路がオンするように制御され、上記第4のスイッチ回路がオフするように制御され、上記電流入力端子からの入力電流に応じて、上記第1のMOSトランジスタのゲート電圧を上記第1の容量素子に保持し、上記第2のMOSトランジスタのゲート電圧を上記第2の容量素子に保持し、
上記電流読み出しモードのとき、上記第1、第2及び第3のスイッチ回路がオフするように制御され、上記第4のスイッチ回路がオンするように制御され、上記電流出力端子から上記電流書き込みモードのとき上記電流入力端子からの入力電流に応じた電流を出力する
電流サンプリング回路。
IPC (3件)：
G09G3/30
, G09G3/20
, G11C27/02
G09G3/30 J
, G09G3/20 611H
, G09G3/20 612K
, G09G3/20 623B
, G09G3/20 623F
, G09G3/20 641D
, G11C27/02 601T
5C080AA06
, 5C080BB05
, 5C080DD05
, 5C080DD25
, 5C080EE29
, 5C080FF01
, 5C080FF11
, 5C080FF12
, 5C080GG12
, 5C080JJ02
, 5C080JJ03
, 5C080JJ04
, 5C080JJ06
