特許
J-GLOBAL ID:200903094347471135
薄膜トランジスタおよびその製造方法
発明者:
出願人/特許権者:
公報種別:公開公報
出願番号(国際出願番号):特願2005-060156
公開番号(公開出願番号):特開2006-245371
出願日: 2005年03月04日
公開日(公表日): 2006年09月14日
要約:
【課題】基板1上に、少なくともゲート電極3、絶縁層4、半導体7の順に積層され、半導体層7の上または下に水平方向に離間したソース電極5・ドレイン電極6を有する薄膜トランジスタにおいて、トランジスタの実効チャネル幅を大きくし、小さな画素内に形成される薄膜トランジスタおよびその製造方法を提供する。【解決手段】ゲート電極3および絶縁層4の上面が、ソース電極5とドレイン電極6を結ぶ方向に平行な四角柱状の凸部または凹部を有することを特徴とする薄膜トランジスタ。【選択図】図1
請求項(抜粋):
基板上に、少なくともゲート電極、絶縁層、半導体の順に積層され、半導体層の上または下に水平方向に離間したソース電極・ドレイン電極を有する薄膜トランジスタであって、ゲート電極および絶縁層の上面が、ソース電極とドレイン電極を結ぶ方向に平行な四角柱状の凸部または凹部を有することを特徴とする薄膜トランジスタ。
IPC (2件):
FI (3件):
H01L29/78 618C
, H01L29/78 617K
, H01L29/28
Fターム (29件):
5F110AA07
, 5F110BB01
, 5F110CC03
, 5F110CC07
, 5F110DD01
, 5F110DD02
, 5F110DD21
, 5F110DD25
, 5F110EE01
, 5F110EE02
, 5F110EE03
, 5F110EE04
, 5F110EE22
, 5F110EE42
, 5F110EE43
, 5F110FF24
, 5F110FF27
, 5F110GG04
, 5F110GG05
, 5F110GG22
, 5F110GG28
, 5F110GG29
, 5F110GG42
, 5F110GG43
, 5F110GG44
, 5F110HK02
, 5F110HK32
, 5F110HK33
, 5F110HM02
引用特許:
前のページに戻る