特許
J-GLOBAL ID:200903094438689290
半導体装置の製造方法および半導体装置
発明者:
出願人/特許権者:
代理人 (8件):
鈴江 武彦
, 河野 哲
, 中村 誠
, 蔵田 昌俊
, 峰 隆司
, 福原 淑弘
, 村松 貞男
, 橋本 良郎
公報種別:公開公報
出願番号(国際出願番号):特願2006-224315
公開番号(公開出願番号):特開2008-047820
出願日: 2006年08月21日
公開日(公表日): 2008年02月28日
要約:
【課題】LDD構造のMOSトランジスタのソース・ドレイン領域上におけるサリサイド層のゲート電極下のチャネル部からの距離と、ソース・ドレイン領域のうちの深い拡散層のゲート下電極のチャネル部からの距離を別々に最適状態に制御する。【解決手段】ゲート電極12の両端のゲート側壁14およびソース・ドレイン領域上のサリサイド層16を有するLDD構造のMOSトランジスタを形成する際、ソース・ドレイン領域の深い拡散層13bを形成する際のゲート側壁の厚さと、ソース・ドレイン領域上にサリサイド層16を形成する際のゲート側壁の厚さを異ならせる。【選択図】 図1
請求項(抜粋):
ゲート電極の両側のゲート側壁およびソース・ドレイン領域上のサリサイド層を有するMOSトランジスタを形成する際、ソース・ドレイン領域の深い拡散層を形成する際のゲート側壁の厚さと、ソース・ドレイン領域上にサリサイド層を形成する際のゲート側壁の厚さを異ならせることを特徴とする半導体装置の製造方法。
IPC (4件):
H01L 21/336
, H01L 29/78
, H01L 21/28
, H01L 29/417
FI (4件):
H01L29/78 301P
, H01L29/78 301L
, H01L21/28 301S
, H01L29/50 M
Fターム (31件):
4M104BB20
, 4M104BB21
, 4M104BB25
, 4M104DD02
, 4M104DD26
, 4M104DD78
, 4M104DD84
, 4M104EE09
, 4M104EE15
, 4M104EE17
, 4M104GG09
, 4M104GG10
, 4M104GG14
, 5F140BA01
, 5F140BF04
, 5F140BG08
, 5F140BG09
, 5F140BG12
, 5F140BG14
, 5F140BG34
, 5F140BG52
, 5F140BG54
, 5F140BG58
, 5F140BH15
, 5F140BJ08
, 5F140BJ11
, 5F140BJ27
, 5F140BK02
, 5F140BK13
, 5F140BK21
, 5F140BK34
引用特許:
前のページに戻る